JPS59170935A - 信号伝送装置 - Google Patents
信号伝送装置Info
- Publication number
- JPS59170935A JPS59170935A JP4491183A JP4491183A JPS59170935A JP S59170935 A JPS59170935 A JP S59170935A JP 4491183 A JP4491183 A JP 4491183A JP 4491183 A JP4491183 A JP 4491183A JP S59170935 A JPS59170935 A JP S59170935A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- turned
- data line
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受像機のマイクロコンピュータ
により制御される各種周辺ＩＣへの信号゛伝送等に使用
できる信号伝送装置に関するものでｆｉｌ）、マイクロ
コンピユー等を使用する各秤機器に使用出来るものであ
る〇 従来例の構成とその問題点 従来、マイクロコンピータを使用して周辺ＩＣ（例えは
、ＬＥＤ表示用のデーーダドンイ２、。
により制御される各種周辺ＩＣへの信号゛伝送等に使用
できる信号伝送装置に関するものでｆｉｌ）、マイクロ
コンピユー等を使用する各秤機器に使用出来るものであ
る〇 従来例の構成とその問題点 従来、マイクロコンピータを使用して周辺ＩＣ（例えは
、ＬＥＤ表示用のデーーダドンイ２、。
メモリー等）にデータを伝送する場合、そのデータの数
だけ１例えば４ビットデータを伝送する場合は４本のデ
ータラインと出力端子及び周辺ＩＣにも４入力端子が必
要であり、プリント基板のパターンが占める面積が予想
外に必要であつ／こ。
だけ１例えば４ビットデータを伝送する場合は４本のデ
ータラインと出力端子及び周辺ＩＣにも４入力端子が必
要であり、プリント基板のパターンが占める面積が予想
外に必要であつ／こ。
丑ず、そのような従来例を第１図に示して説明する。１
はキーボード１ａとマイクロコンピュータ１ｂを有する
マイクロコンピュータ部、２は発光ダイオード−２ａと
そのデコーダトライバ２ｂｆａ：有シテマイクロコンピ
ュータ１により制御されるＬＥＤ表示表示用デコーダド
パ４８部る。ここで示す様にデータ伝送ラインＩＣは４
ビット分の４本のチータラインを要する。又、チップ選
択信号ライン１ｄ、電源供給ラインｉｅ、接地ライン１
ｆも必要てあり、マイクロコンピュータ部１とデコーダ
ドライバ一部２との結合には７本もの線数が必要である
。
はキーボード１ａとマイクロコンピュータ１ｂを有する
マイクロコンピュータ部、２は発光ダイオード−２ａと
そのデコーダトライバ２ｂｆａ：有シテマイクロコンピ
ュータ１により制御されるＬＥＤ表示表示用デコーダド
パ４８部る。ここで示す様にデータ伝送ラインＩＣは４
ビット分の４本のチータラインを要する。又、チップ選
択信号ライン１ｄ、電源供給ラインｉｅ、接地ライン１
ｆも必要てあり、マイクロコンピュータ部１とデコーダ
ドライバ一部２との結合には７本もの線数が必要である
。
発明の目的
本発明は、このようなマイクロコンビコ−一夕等を用い
る場合の信号伝送ライン線数を削減し、プリンｊ・基板
面積を削減して、システムコストを下げることのできる
信号伝送装置を提供することを目的とする。
る場合の信号伝送ライン線数を削減し、プリンｊ・基板
面積を削減して、システムコストを下げることのできる
信号伝送装置を提供することを目的とする。
発明の半成 、、、。
＊’ＲＥ）Ｊｌｔｃｈい・軸、ヶっケア。ゆム・晶、、
み、ｔｌのレベルの信号と、信号伝送のタイミング判別
用の第２のレベルの信号と、伝送情報の信号内容判別用
の第３のレベルのｉ、４とを１対の共通信号伝送路によ
り伝送することを特徴とする。
み、ｔｌのレベルの信号と、信号伝送のタイミング判別
用の第２のレベルの信号と、伝送情報の信号内容判別用
の第３のレベルのｉ、４とを１対の共通信号伝送路によ
り伝送することを特徴とする。
実施例の説明
第２図に本発明を使用した場合の一実施例のマイタロコ
ンピュータ部ンと）コーダドライバ一部４の構成を示す
。’ ３ ：’ａ”′はキーボード、３ｂはマ・１クロ
、コンビュニタ、４ａはＬＥＤ、４ｂ［そのデコーダド
ライバである。この装置ては＝、、データ伝送ライン３
ｃ、電源供給ライン３ｄ、接地ライン３ｅの合計３本で
構成できる。第３図は、ＬＥＤ６ ａ 、 ６ ａ ’
−−−−、デコーダドライバｅｂ、６ｂ’・・・・・
・を複数使用する場合の実施例である０６はマイクロコ
ンピュータ６ｂを有し、６はＬＥＤ表示用デコーダドラ
イバ部である。
ンピュータ部ンと）コーダドライバ一部４の構成を示す
。’ ３ ：’ａ”′はキーボード、３ｂはマ・１クロ
、コンビュニタ、４ａはＬＥＤ、４ｂ［そのデコーダド
ライバである。この装置ては＝、、データ伝送ライン３
ｃ、電源供給ライン３ｄ、接地ライン３ｅの合計３本で
構成できる。第３図は、ＬＥＤ６ ａ 、 ６ ａ ’
−−−−、デコーダドライバｅｂ、６ｂ’・・・・・
・を複数使用する場合の実施例である０６はマイクロコ
ンピュータ６ｂを有し、６はＬＥＤ表示用デコーダドラ
イバ部である。
次に、このような伝送方式を実施するための具体的：な
回路構成について、第４図にその実施例を、示し：て説
明する０７はマイクロコンピュータのデータ出力部、８
はデコーダドライバーのデータ入力部を□示す。
回路構成について、第４図にその実施例を、示し：て説
明する０７はマイクロコンピュータのデータ出力部、８
はデコーダドライバーのデータ入力部を□示す。
： ′ここで、第６図に第４図のマイクロコシビー−タ
フからの信号伝送の開始判別角のリセット信号Ｒ２信号
伝送のタイミング判別用のクロック信号Ｃ２伝送情報の
内容判別用のデータ信号Ｄｏ−ＤＦを示す。クロック信
号Ｃとリセット信号Ｒは各データに対して共通のタイミ
ングであり、各房のデ −夕についてはデータ内容０７
Ｆ、の辣！全示している。 、、、、、、。
フからの信号伝送の開始判別角のリセット信号Ｒ２信号
伝送のタイミング判別用のクロック信号Ｃ２伝送情報の
内容判別用のデータ信号Ｄｏ−ＤＦを示す。クロック信
号Ｃとリセット信号Ｒは各データに対して共通のタイミ
ングであり、各房のデ −夕についてはデータ内容０７
Ｆ、の辣！全示している。 、、、、、、。
リセット信号はｎチャンネルモストランビスクツに印加
しており、その入力が” Ｈ”の場合にはデータライン
７ｈは電源電圧レベル（ここでは６Ｖとする）になり、
逆に、その入力が°′Ｌ″′の場合は、モストランジス
タ７ａはカット、オフとなる。又、クロック信号Ｃが”
Ｈ”の場合はｎチャンネルモストランジスタ７ｂが導通
となシ、クロック信号が“Ｌ″の場合は力、ットオフと
なり、抵抗７８〜７９で分割した電圧の２■と４°め間
でデータライン７ｈの電圧が変化する。又、データＤＯ
〜ＤＦが’Ｈ″′の場合はｎチャンネルモストランジス
タ７Ｃが導通状態となり、データライン７ｈは接地レベ
ルになりデータＤ（１−ＤＦが′Ｌ″の場合はトランジ
スタ７Ｃはカウントオフとなる０従ってこれらの各々の
データに対してデータライシフｈの信号は第６図に示す
様な波形となる〇一方、このデータライン７ｈの信号を
受けるＬＥＩ）表示用デコーダドライバ部８ヤは、第４
図に示す様に、入力信号を３つのジンパレータ８ａ〜８
Ｃに加えるとともに各々の比較基準電圧を抵抗８０〜８
ｆで定めておく。コンバレー−ｊＺ８’ｃｌへの比較基
準電圧は５Ｖ、・コンパレータ８ｂへの比較基準電圧は
３■、コンパレータ８Ｃへの比較基準電圧は１■である
。従って、第６図中に卦イて３点鎖線が５ｖ、１点鎖線
が３■、２点鎖線が１ｖの各々の比較基準電圧を示すの
１、これよ′シ明らかな様に、コンパレータ８ａの出力
は・リセット信号Ｒのみ、コンパレータ８ｂの出力は□
クロック信号Ｃのみ、コンパレータ８ｄの出力はデータ
信号り。
しており、その入力が” Ｈ”の場合にはデータライン
７ｈは電源電圧レベル（ここでは６Ｖとする）になり、
逆に、その入力が°′Ｌ″′の場合は、モストランジス
タ７ａはカット、オフとなる。又、クロック信号Ｃが”
Ｈ”の場合はｎチャンネルモストランジスタ７ｂが導通
となシ、クロック信号が“Ｌ″の場合は力、ットオフと
なり、抵抗７８〜７９で分割した電圧の２■と４°め間
でデータライン７ｈの電圧が変化する。又、データＤＯ
〜ＤＦが’Ｈ″′の場合はｎチャンネルモストランジス
タ７Ｃが導通状態となり、データライン７ｈは接地レベ
ルになりデータＤ（１−ＤＦが′Ｌ″の場合はトランジ
スタ７Ｃはカウントオフとなる０従ってこれらの各々の
データに対してデータライシフｈの信号は第６図に示す
様な波形となる〇一方、このデータライン７ｈの信号を
受けるＬＥＩ）表示用デコーダドライバ部８ヤは、第４
図に示す様に、入力信号を３つのジンパレータ８ａ〜８
Ｃに加えるとともに各々の比較基準電圧を抵抗８０〜８
ｆで定めておく。コンバレー−ｊＺ８’ｃｌへの比較基
準電圧は５Ｖ、・コンパレータ８ｂへの比較基準電圧は
３■、コンパレータ８Ｃへの比較基準電圧は１■である
。従って、第６図中に卦イて３点鎖線が５ｖ、１点鎖線
が３■、２点鎖線が１ｖの各々の比較基準電圧を示すの
１、これよ′シ明らかな様に、コンパレータ８ａの出力
は・リセット信号Ｒのみ、コンパレータ８ｂの出力は□
クロック信号Ｃのみ、コンパレータ８ｄの出力はデータ
信号り。
〜ＤＦとリセット信号Ｃとクロック信号Ｃと等しくなる
ことがわかる。
ことがわかる。
即ち、従来４本の一一〉ラインでパラレルに伝送してい
た信号を、リセット信号とクロックとそれに同期したデ
ータに変換し、前述の様に３のレベルに振り分けること
によシ、１本のデータラインで伝送出来る。″
□ ′このデータ伝送ラインに機器コードとその機器に送り
たい制御コードに分けそ送れば各種ｉＣを一本のライン
で結ぶことにより各種ＩＣを１本のデータラインでコン
・トロールすることが可能である。第７図にそめような
機器コードと制御コードを伝送する場合の波形の一例を
示す。ここでは、機器コード２″、制御コード′６″を
伝送する波形を示す。このような□→−ドによればＪ第
八図にその：具体例を示しだ機−を制御できる。デコー
ダドライバ６Ｃ及びＡｄは決めら者たｉ暮ヨーｉ゛が伝
送されそ来てはじめ□て制御データを受けとる様に設泪
されているものとする。この」、うにするとデータライ
ン５Ｃは１本で、デユーダドライバー６ｃ、６ｄをコン
トロール出来る。
た信号を、リセット信号とクロックとそれに同期したデ
ータに変換し、前述の様に３のレベルに振り分けること
によシ、１本のデータラインで伝送出来る。″
□ ′このデータ伝送ラインに機器コードとその機器に送り
たい制御コードに分けそ送れば各種ｉＣを一本のライン
で結ぶことにより各種ＩＣを１本のデータラインでコン
・トロールすることが可能である。第７図にそめような
機器コードと制御コードを伝送する場合の波形の一例を
示す。ここでは、機器コード２″、制御コード′６″を
伝送する波形を示す。このような□→−ドによればＪ第
八図にその：具体例を示しだ機−を制御できる。デコー
ダドライバ６Ｃ及びＡｄは決めら者たｉ暮ヨーｉ゛が伝
送されそ来てはじめ□て制御データを受けとる様に設泪
されているものとする。この」、うにするとデータライ
ン５Ｃは１本で、デユーダドライバー６ｃ、６ｄをコン
トロール出来る。
発明の効果
このように本発明によれは、少ないライン数でデータ等
を伝送することができ、線数削減、プリント基板上の占
有面積削減が可能となり、コストダウンか＋ｊＪ能であ
る。
を伝送することができ、線数削減、プリント基板上の占
有面積削減が可能となり、コストダウンか＋ｊＪ能であ
る。
第１図は従来例の信号伝送装置のブロック図、第２図、
第３図は本発明の実施例における信号伝送装置のブロッ
ク図、第４図はその要部のＩＡ体回３．５．７・・・・
・−マイクロコンピコ−１部、４．・６．８・・・・・
・テユーダドライバ一部、３ｃ、５ｃ。 ７ ｂ 、、−、、、データジイン、７ａ 、 ｙｂ
、 ７ｃ −−−・・・・・・ｎチャンネル−モス１〜
ランジスタ、了ｅ。 ７ ｆ 、 ７ ｇ−・−−−−抵抗、８ ａ ＋ ８
ｂ 、８ Ｃ＊ ｅ −＊コンパレータ、８ｄ、８ｅ
、８ｆ、８ｇ・・・・・・抵第１図 第３図 第４図 第５図 υＦ （ 第６図 一一一一一一→５ ？１ 一一一） 第７図
第３図は本発明の実施例における信号伝送装置のブロッ
ク図、第４図はその要部のＩＡ体回３．５．７・・・・
・−マイクロコンピコ−１部、４．・６．８・・・・・
・テユーダドライバ一部、３ｃ、５ｃ。 ７ ｂ 、、−、、、データジイン、７ａ 、 ｙｂ
、 ７ｃ −−−・・・・・・ｎチャンネル−モス１〜
ランジスタ、了ｅ。 ７ ｆ 、 ７ ｇ−・−−−−抵抗、８ ａ ＋ ８
ｂ 、８ Ｃ＊ ｅ −＊コンパレータ、８ｄ、８ｅ
、８ｆ、８ｇ・・・・・・抵第１図 第３図 第４図 第５図 υＦ （ 第６図 一一一一一一→５ ？１ 一一一） 第７図
Claims (1)
- 信号伝送の開始判別用のＷＪｌのレベルの信号と、信号
伝送のタイミング判別用の第２のレベルの信号と、伝送
情報の信号内容判別用の第３のレベルの信号とを１対の
共通信号伝送路により伝送することを特徴とする信号伝
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4491183A JPS59170935A (ja) | 1983-03-17 | 1983-03-17 | 信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4491183A JPS59170935A (ja) | 1983-03-17 | 1983-03-17 | 信号伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59170935A true JPS59170935A (ja) | 1984-09-27 |
Family
ID=12704638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4491183A Pending JPS59170935A (ja) | 1983-03-17 | 1983-03-17 | 信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59170935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622341A (ja) * | 1985-06-28 | 1987-01-08 | Hitachi Denshi Ltd | デ−タ伝送機能付表示駆動装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368938A (en) * | 1976-12-01 | 1978-06-19 | Mitsubishi Electric Corp | Interface circuit by serial transmission |
| JPS57197927A (en) * | 1981-05-30 | 1982-12-04 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS57199038A (en) * | 1981-06-02 | 1982-12-06 | Matsushita Electric Ind Co Ltd | Input device |
-
1983
- 1983-03-17 JP JP4491183A patent/JPS59170935A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368938A (en) * | 1976-12-01 | 1978-06-19 | Mitsubishi Electric Corp | Interface circuit by serial transmission |
| JPS57197927A (en) * | 1981-05-30 | 1982-12-04 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS57199038A (en) * | 1981-06-02 | 1982-12-06 | Matsushita Electric Ind Co Ltd | Input device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622341A (ja) * | 1985-06-28 | 1987-01-08 | Hitachi Denshi Ltd | デ−タ伝送機能付表示駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101136195B (zh) | 用于液晶显示器的驱动电路和驱动方法 | |
| US4050064A (en) | Four-level voltage supply for liquid crystal display | |
| GB2067802A (en) | Information display apparatus | |
| US6653999B2 (en) | Integrated circuit for driving liquid crystal | |
| US6266722B1 (en) | Multi-value logic device, bus system of multi-value logic devices connected with shared bus, and network system of information processors loaded with multi-value logic devices and connected with shared network | |
| JPS59170935A (ja) | 信号伝送装置 | |
| US20110144951A1 (en) | Monitoring memory module parameters in high performance computers | |
| US6633271B1 (en) | Integrated circuit for driving liquid crystal | |
| US5748024A (en) | Level convertor | |
| US5710778A (en) | High voltage reference and measurement circuit for verifying a programmable cell | |
| US20030101366A1 (en) | Timer apparatus which can simulatenously control a plurality of timers | |
| JPH05158429A (ja) | 情報伝達回路 | |
| JPS63244486A (ja) | 半導体装置 | |
| US5313619A (en) | External clock unit for a computer | |
| GB1569604A (en) | Key signal entry device | |
| JP2020010201A (ja) | 信号処理装置 | |
| US6791358B2 (en) | Circuit configuration with signal lines for serially transmitting a plurality of bit groups | |
| JPH0449721Y2 (ja) | ||
| JP2001236127A (ja) | 電源回路 | |
| JPH0744473A (ja) | 信号授受回路 | |
| JP3093685B2 (ja) | 集積回路およびその機能試験方法 | |
| JPH0248873Y2 (ja) | ||
| CN114677953A (zh) | 内部译码的led行驱动芯片 | |
| SU1278832A1 (ru) | Устройство дл сравнени двоичных чисел | |
| JP2700650B2 (ja) | ビデオ信号生成回路 |