JPS59152650A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS59152650A
JPS59152650A JP2873483A JP2873483A JPS59152650A JP S59152650 A JPS59152650 A JP S59152650A JP 2873483 A JP2873483 A JP 2873483A JP 2873483 A JP2873483 A JP 2873483A JP S59152650 A JPS59152650 A JP S59152650A
Authority
JP
Japan
Prior art keywords
emitter
ceramic case
frequency transistor
electrode
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2873483A
Other languages
Japanese (ja)
Inventor
Norizo Wakejima
分島　範三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2873483A priority Critical patent/JPS59152650A/en
Publication of JPS59152650A publication Critical patent/JPS59152650A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Abstract

PURPOSE:To enable to automate an assembling work and a brazing work of a complete product to a circuit substrate by eliminating external leads and forming a structure having less number of main components. CONSTITUTION:The collector electrode of a high frequency transistor chip 5 is brazed on the part of a collector electrode leading metallized film 13 corresponding to the center on the inner surface of a bottom plate of a ceramic case 11, the emitter electrode of the transistor chip 5 is connected to emitter electrode leading metallized films 12a, 12b via bonding wirings 9, and the base electrode is connected to a base electrode leading metallized film 14 via bonding wiring 10. The chip 5, the prescribed parts of the electrode leading metallized films 12a, 12b, 13, 14 and the wirings 9, 10 are sealed by the end face of the resin or ceramic case 11 filled in the case 11 and the upper cover coated on the parts of the films 12a, 12b, 13, 14 on the end face.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置に係り、特にその構造の簡単化を
図るための改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a semiconductor device, and particularly to improvements for simplifying the structure thereof.

〔従来技術〕[Prior art]

、以下、高周波トランジスタを例にとり説明する。 , will be explained below using a high frequency transistor as an example.

第１図（Ａ）は従来の高周波トランジスタの一例の主要
構成要素を示す平面図、第１図（Ｂ）は第１図（Ａ）１
７）ｌＢ−ｌＢ線での断面図である。FIG. 1(A) is a plan view showing the main components of an example of a conventional high-frequency transistor, and FIG. 1(B) is a plan view showing the main components of an example of a conventional high-frequency transistor.
7) It is a sectional view taken along the line 1B-1B.

図において、（１）はベリリア磁器などからなる四角形
の板状のセラミックス基板、（２ａ）および（２ｂ）は
セラミックス基板（１）の表面の相対向する両端縁部上
にそれぞれ形成され後述のエミッタ外部リードがろう付
けされるエミッタ金属化膜、（３）はセラミックス基板
（１）の表面の中央部上からエミッタ金属化膜（２ａ）
、　（２ｂ）が形成されていない相対向する両端縁部の
うちの一方の端縁部上にわたってエミッタ金属化（２ａ
）、　（２ｂ）との間にそれぞれ間隔をおいて形成され
後述の高周波トランジスタのチップおよびコレクタ外部
リードがろう付けされるコレクタ金属化膜、（４）はセ
ラミックス基板（１）のエミッタ金属化膜（２ａ）、　
（２ｂ）が形成されていない相対向する両端縁部のうち
の他方の端縁部上にエミッタ金属化＊（２ａ）、　Ｃ２
ｂ）およびコレクタ金属化膜（３）との間にそれぞれ間
隔をおいて形成され後述のペース外部リードがろう付け
されるペース金属化膜、（５）は一方の主面部に形成さ
れたエミッタＮ極およびベース電極と他方の主面部に形
成されたコレクタ電極とを有しセラミックス基板（１）
の表面の中央部に対応するコレクタ金属化膜（３）の部
分上にコレクタ電極がろう付けされた高周波トランジス
タチップ、（６）は長手方向に沿う一方の辺の中央部に
コレクタ金属化膜（３）および高周波トランジスタチッ
プ（５）と接触しないように歩道橋状に折り曲げられた
接続部を有し両端部がそねぞれエミッタ金属化膜（２ａ
　）　。In the figure, (1) is a rectangular plate-shaped ceramic substrate made of beryllia porcelain, etc., and (2a) and (2b) are emitters formed on opposite edges of the surface of the ceramic substrate (1), which will be described later. The emitter metallized film (3) to which the external leads are brazed is the emitter metallized film (2a) from above the center of the surface of the ceramic substrate (1).
, (2b) over one of the opposite edges where emitter metallization (2a) is not formed.
) and (2b) are respectively formed at intervals, and to which the chips and collector external leads of the high frequency transistor described later are brazed, and (4) is the emitter metallized film of the ceramic substrate (1). (2a),
Emitter metallization*(2a) on the other of the opposing edges where (2b) is not formed, C2
b) and the collector metallized film (3), each of which is formed with a space therebetween, and to which a paste external lead (to be described later) is brazed; (5) is an emitter N formed on one main surface; A ceramic substrate (1) having a pole and a base electrode and a collector electrode formed on the other main surface.
(6) is a high-frequency transistor chip in which a collector electrode is brazed on the part of the collector metallized film (3) corresponding to the central part of the surface of the chip (6). 3) and the emitter metallized film (2a
).

（２ｂ）の外側へ出るようにエミッタ金属化膜（２ａ　
）　。The emitter metallization film (2a) should be exposed to the outside of (2b).
).

（２ｂ）にろう付けされたエミッタ外部リード、（７）
はコレクタ金属化膜（３）の端縁部上に一方の端部がろ
う付けされ他方の端部がコレクタ金属化膜（３）から外
側に出るコレクタ外部リード、（８）はベース金属化膜
（４）に一方の端部がろう付けされ他方の端部がベース
金属化膜（４）から外側に出るベース外部ＩＪ−ド、（
９）は高周波トランジスタチップ（５）のエミッタ電極
とエミッタ外部リード（６）の歩道橋状に折り曲げられ
た接続部とを接続するボンディングワイヤ、０ｃＩｒｔ
″ｌｔ高周波トランジスタチップ（５）のベース電極と
ベース外部リード（８）とを接続するボンディングワイ
ヤである。なお、図示してないが、セラミックス基板（
１）、金属化膜（２ａ）、　（’２ｂ）、（３１＋　（
４）、高周波トランジスタチップ（５）、外部リード（
６）　、　（７）　、　（８）の所要部分およびボンデ
ィングワイヤ（９）、Ｑ（ｊけ樹脂などで封止されてｂ
る。Emitter external lead brazed to (2b), (7)
(8) is a collector external lead whose one end is brazed onto the edge of the collector metallization (3) and whose other end extends outside of the collector metallization (3). (4), one end of which is brazed to (4) and the other end of which extends outward from the base metallization (4);
9) is a bonding wire 0cIrt that connects the emitter electrode of the high frequency transistor chip (5) and the connection part bent into a pedestrian bridge shape of the emitter external lead (6).
This is a bonding wire that connects the base electrode of the high frequency transistor chip (5) and the base external lead (8).
1), metallized film (2a), ('2b), (31+ (
4), high frequency transistor chip (5), external lead (
6), (7), (8) and the bonding wire (9), sealed with resin etc.
Ru.

ところで、この従来例の高周波トランジスタでは、金属
化膜（２ａ）、（２ｂ）＋（３）−（４）が形成された
セラミックス基板（１）、高周波トランジスタチップ（
５）、形状の複雑なエミッタ外部リード（６）、コレク
タ外部リード（７）およびベース外部リード（８）ｆ主
要構成要素とする部品点数の多め構造であるので、この
従来例を組立でる場合には、エミッタ金属化膜（２ａ）
。By the way, in this conventional high-frequency transistor, a ceramic substrate (1) on which metallized films (2a), (2b) + (3)-(4) are formed, a high-frequency transistor chip (
5) The emitter external lead (6), the collector external lead (7), and the base external lead (8) have complex shapes.Since the structure has a large number of main components, when assembling this conventional example, is the emitter metallization film (2a)
.

（２ｂ）にエミッタ外部リード（６）を、コレクタ金属
化膜（３）に高周波トランジスタチップ（５）およびコ
レクタ外部リード（７）を、およびベース金属化膜（４
）にペース外部リード（８）ｆそれぞれ位置決めしてろ
う付けする必要がある。しかも完成されたこの従来例の
高周波トランジスタを回路基板に装着する場合には、こ
の従来例の高周波トランジスタのエミッタ外部リード（
６）、コレクタ外部リード（７）およびベース外部リー
ド（８）ｆそれぞれ所要形状に加工してこれらの外部リ
ード＜６）、　（７）’　、　（８）をこれらの外部リ
ードｒ６）　、　（７）　、　ｆ８１　Ｋそれぞれ対応
する回路基板の配線膜にろう付けする必要があるので、
これらの作業を自動化することは容易ではないという欠
点があった。(2b) with the emitter external lead (6), the collector metallization (3) with the high frequency transistor chip (5) and the collector external lead (7), and the base metallization (4).
) It is necessary to position and braze the external pace leads (8) f respectively. Moreover, when mounting the completed conventional high-frequency transistor on a circuit board, the emitter external lead of this conventional high-frequency transistor (
6), the collector external lead (7) and the base external lead (8) f are processed into the required shapes, respectively, and these external leads <6), (7)', (8) are made into these external leads r6), (7). ), f81K each needs to be brazed to the wiring film of the corresponding circuit board,
The drawback is that it is not easy to automate these tasks.

〔発明の概要〕[Summary of the invention]

この発明は、かかる欠点を改善する目的でなされたもの
で、外部リードをなくして、主要構成要素の部品点数の
少なＡ構造にすることによって、組立て作業および完成
品の回路基板へのろう付は作業を自動化することができ
るようにした半導体装置を提供するものである。This invention was made with the aim of improving these drawbacks, and by eliminating external leads and creating an A structure with fewer parts for the main components, assembly work and brazing the finished product to the circuit board are easier. The present invention provides a semiconductor device that can automate operations.

〔発明の集流例〕[Example of convergence of inventions]

第２図（Ａ）および（Ｂ）はそれぞれこの発明の一実施
例の高周波トランジスタの主要構成要素を示す平面図お
よび底面図、第２図（Ｃ）は第２図（Ａ）の■Ｃ！−１
１０線での断面図である。2(A) and 2(B) are a plan view and a bottom view showing the main components of a high-frequency transistor according to an embodiment of the present invention, respectively, and FIG. 2(C) is a ■C! of FIG. 2(A)! -1
10 is a cross-sectional view taken along line 10.

図において、第１図に示した従来例の符号と同一符号は
同等部分を示す。ａｎｕべＩＪ　ｌア磁器などからなる
角皿状のセラミックスケース、（１’２ａ）および（１
２ｂ）！それぞれセラミックスケースα翁の底板内表面
の相対向する両側板に接する端縁部の一部上からこれら
の端縁部にそ名それ接する側板の内表面、端面および外
表面上を通ってセラミックスケース（１１）の底板外表
面の端縁部の一部に達するように形成され第１図に示し
た従来例のエミッタ外部リード（６）の役目をするエミ
ッタ軍極取り出し金属化膜、（Ｌａ　Ｈセラミックスケ
ース０］）の底板内表面の中央部のエミッタｔｉ取り出
し金属化膜（１２ａ）、　（１２ｂ）との間に間隔をお
いた部分上からこれらの金属化膜（１２ａ）、　（１２
ｂ）が形成されていない相対向する両側板のうちの一方
の側板の内表面、端面および外表面を通ってセラミック
スケース０］）の底板外表面の端縁部の一部に達するよ
うに形成さね、第１図に示した従来例のコレクタ外部リ
ード（７）の役目をするコレクタ電極取り出し金属化膜
、０４）はセラミックスケース（ＩＩ）の底板内表面の
エミッタ軍極覗り出し金属化ｌＩ＠（’１２ａ’）、、
　（１２ｂ）が形成されていない相対向する両側板のう
ちの他方の側板に接する端縁部の醒極取り出し金属化膜
（１２ａ）、　（１２ｂ）、　Ｑ３との間に間隔をおい
た部分上からこの端縁部に接する側板の内表面、端面お
よび外表面を通゛つてセラミックスケースαＢの底板外
表面の端縁部の一部に達するように形成され第１図に示
した従来例のペース外部リード（８）の役目をするベー
ス電極取り出し金属化膜である。なお、高周波トランジ
スタチップ（５）のコレクタ電極ハセラミックスケース
０１）の底板内表面の中央部に対応するコレクタ電極取
り出し金属化膜０３０部分上にろう付けされており、こ
の高周波トランジスタ（５）のエミッタ雷、極はボンデ
ィングワイヤ（９）によってエミッタ軍ｒｉ取り出し金
属化膜（１２，ａ）、　（１２ｂ）に接続され、ベース
電１極はボンディングワイヤ００によってベース電極取
り出し金属化膜Ｑ４）Ｋ接続されている。第２図では図
示してないが、高周波トランジスタチップｆ’５）、宙
１＠敗り出し金属化膜（１２ａ）、　（１２’ｂ）、　
（１３、α（イ）の所要部分およびボンディングワイヤ
（９）、　ＱＯけセラミックスケース（１１）内に注入
された樹脂またはセラミックスケース（１１）の端面お
よびこの端面上の電極取り出し金属化膜（１２ａ）。In the figure, the same reference numerals as those in the conventional example shown in FIG. 1 indicate equivalent parts. square dish-shaped ceramic case made of porcelain etc., (1'2a) and (1
2b)! The inner surface of the bottom plate of the ceramic case α passes over the inner surface, end surface, and outer surface of the side plates that are in contact with these edge portions, respectively, from above a portion of the edge portions that contact the opposite side plates of the inner surface of the bottom plate of the ceramic case. (11) is an emitter lead metallized film (La H These metallized films (12a), (12b) are viewed from above the part with an interval between the emitter Ti extraction metallized films (12a), (12b) at the center of the inner surface of the bottom plate of the ceramic case 0).
Formed so as to pass through the inner surface, end surface, and outer surface of one of the opposing side plates on which b) is not formed and reach a part of the edge of the outer surface of the bottom plate of the ceramic case 0]) The collector electrode lead-out metallized film that serves as the collector external lead (7) in the conventional example shown in Fig. 1, and 04) is the emitter pole protruding metallized film on the inner surface of the bottom plate of the ceramic case (II). lI@('12a'),,
(12b) is not formed on the edge of the opposing side plates that are in contact with the other side plate, on the part that is spaced between the metallized membranes (12a), (12b), and Q3. It is formed so as to reach a part of the edge of the outer surface of the bottom plate of the ceramic case αB through the inner surface, end surface and outer surface of the side plate in contact with this edge. This is a base electrode extraction metallized film that serves as an external lead (8). The collector electrode of the high-frequency transistor chip (5) is brazed onto the metalized film 030 for taking out the collector electrode, which corresponds to the center of the inner surface of the bottom plate of the ceramic case 01), and the emitter of the high-frequency transistor (5) The lightning pole is connected to the emitter metallization film (12, a), (12b) by a bonding wire (9), and the base electrode 1 is connected to the base electrode metallization film Q4)K by a bonding wire 00. ing. Although not shown in FIG. 2, the high frequency transistor chip f'5), the metallized film (12a), (12'b),
(13, the required parts of α(a) and the bonding wire (9), the resin injected into the QO ceramic case (11) or the end face of the ceramic case (11) and the electrode extraction metallized film (12a) on this end face. ).

（１２ｂ）、α１．ｕ４）の部分に被着された上ぶたで
封止されている。(12b), α1. It is sealed with an upper lid attached to part u4).

この実施例の高周波トランジスタでは、その主要構成要
素が、電極取り出し金属化［（１２ａ）、　（１２ｂ）
。In the high-frequency transistor of this example, the main components are metalized electrodes [(12a), (12b)
.

αａ、ａ４＋が形成さ！Ｌ、たセラミックスケースαＤ
および高周波トランジスタチップ（５）のみの簡単な構
造であるので、この丙施例を組立てる場合の作業およ゛
び完成されたこの実施例を回路基板へろう付けする場合
の作業を容易に自動化することができる。αa, a4+ are formed! L, ceramic case αD
and a high frequency transistor chip (5), it is easy to automate the work of assembling this second embodiment and the work of brazing the completed embodiment to a circuit board. be able to.

なお、これ寸で、高周波トランジスタを例にとり述べた
が、この発明けこれに限らず、その他の半導体装置にも
適用することができる。Although the present invention has been described using a high-frequency transistor as an example, the present invention is not limited to this and can be applied to other semiconductor devices.

〔発明の効果〕〔Effect of the invention〕

以上、説明したように、この発明の半導体装置では、半
導体チップと、この半導体チップを内部に収容するセラ
ミックスケースと、このセラミックスケースの底板の内
表面の一部上から側板の内表面、端面および外表面を通
って上記底板の外表面の一部に達するように形成され上
記セラミックスケースの内部に収容された上記半導体チ
ップの電極に接続されｆＣ薗極極数出し金属化膜とを有
する簡単な構造であるので、組立て作業および完成品の
回路基板へのろう付は作業を容易に自動化することがで
きる。As described above, the semiconductor device of the present invention includes a semiconductor chip, a ceramic case that houses the semiconductor chip, and an inner surface of a side plate, an end surface, and a portion of the inner surface of the bottom plate of the ceramic case. A simple structure having a metallized film formed so as to reach a part of the outer surface of the bottom plate through the outer surface and connected to the electrode of the semiconductor chip housed inside the ceramic case. Therefore, the assembly work and the brazing of the finished product to the circuit board can be easily automated.

【図面の簡単な説明】[Brief explanation of drawings]

第１図（Ａ）は従来の高周波トランジスタの一例の主要
構成要素を示す平面図、第１図（Ｂ）は第１図（Ａ）の
ｌ’Ｂ−ＩＢ線での断面図、第２図（Ａ）および（Ｂ）
はそれぞれこの発明の一実施例の高周波トランジスタの
主要構成要素を示す平面図および底面図、第２図（０）
は第２図（Ａ）の■０−■０線での断面図である。 図において、（５）は高周波トランジスタチップ（半導
体チップ）、α１）はセラミックスケース、　（１２ａ
）。 （１２ｂ）、０３および０４）はＷ極数り出し金属化膜
である。 なお、図中同一符号はそれぞれ同一またけ相当部分を示
す。 代理人　葛野信　−（外１名） 第１図 （Ａ） （Ｂ） ｊｈノ ｆ（へ２図 （Ｃ）FIG. 1(A) is a plan view showing the main components of an example of a conventional high-frequency transistor, FIG. 1(B) is a sectional view taken along the l'B-IB line in FIG. 1(A), and FIG. (A) and (B)
FIG. 2(0) is a plan view and a bottom view showing the main components of a high-frequency transistor according to an embodiment of the present invention, respectively.
is a sectional view taken along line 0--0 in FIG. 2(A). In the figure, (5) is a high frequency transistor chip (semiconductor chip), α1) is a ceramic case, (12a
). (12b), 03 and 04) are metalized films with W poles. Note that the same reference numerals in the figures indicate parts corresponding to the same straddle. Agent Makoto Kuzuno - (1 other person) Figure 1 (A) (B) jh no f (Here 2 (C)

Claims (1)

【特許請求の範囲】 〔１）半導体チップ、この半導′体チップを内部に収容
するセラミックスケース、並びにこのセラミックスケー
スの底板の内表面の一部上から側板の内表面、端面およ
び外表面を通って上記底板の外表面の一部に達するよう
に形成され上記セラミックスケースの内部に収容された
上記半導体チップの電極に接続されに電価取り出し金属
化膜を備えた半導体装置。[Claims] [1] A semiconductor chip, a ceramic case that houses the semiconductor chip, and the inner surface, end surface, and outer surface of the side plate from above a part of the inner surface of the bottom plate of the ceramic case. A semiconductor device comprising: a metallized film for extracting electric charge formed through the bottom plate to reach a part of the outer surface of the bottom plate and connected to an electrode of the semiconductor chip housed inside the ceramic case.
JP2873483A 1983-02-21 1983-02-21 Semiconductor device Pending JPS59152650A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2873483A JPS59152650A (en) 1983-02-21 1983-02-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2873483A JPS59152650A (en) 1983-02-21 1983-02-21 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS59152650A true JPS59152650A (en) 1984-08-31

Family

ID=12256657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2873483A Pending JPS59152650A (en) 1983-02-21 1983-02-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS59152650A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406114A (en) * 1992-12-18 1995-04-11 Siemens Aktiengesellschaft Bipolar high-frequency transistor
EP0779657A3 (en) * 1995-12-13 1998-11-11 Oki Electric Industry Co., Ltd. Surface-mounted semiconductor package and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406114A (en) * 1992-12-18 1995-04-11 Siemens Aktiengesellschaft Bipolar high-frequency transistor
EP0779657A3 (en) * 1995-12-13 1998-11-11 Oki Electric Industry Co., Ltd. Surface-mounted semiconductor package and its manufacturing method

Similar Documents

Publication Publication Date Title
JPS598358Y2 (en) Semiconductor element package
JPS59152650A (en) Semiconductor device
JPH10256472A (en) Structure of semiconductor device provided with ic chips
JP2805563B2 (en) Reflection type optical coupling device and method of manufacturing the same
JP2788011B2 (en) Semiconductor integrated circuit device
JPH036027Y2 (en)
JPS589585B2 (en) Dense hinge lead frame
JP2587722Y2 (en) Semiconductor device
JPS63147339A (en) Semiconductor device
JP2504586Y2 (en) Package for electronic parts
JPH0222998Y2 (en)
JPS6314467Y2 (en)
JPS5838612Y2 (en) Semiconductor element mounting equipment for three-dimensional planar circuits
JPH03136356A (en) Semiconductor device
JPH0631223U (en) Crystal oscillator
JPS6035243Y2 (en) Semiconductor leadless package
JPS6236287Y2 (en)
JPS5994886A (en) Manufacture of semiconductor device
JPH071774B2 (en) Semiconductor device
JPH0319406A (en) Surface mount type crystal oscillator
JPS61296743A (en) Chip carrier
JPH0817188B2 (en) Semiconductor device
JPS6027180A (en) Magnetoelectric conversion element
JPS58186212A (en) Sealing construction of piezoelectric oscillator
JPH0493051A (en) Thin module