JPS59136B2 - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JPS59136B2 JPS59136B2 JP53088874A JP8887478A JPS59136B2 JP S59136 B2 JPS59136 B2 JP S59136B2 JP 53088874 A JP53088874 A JP 53088874A JP 8887478 A JP8887478 A JP 8887478A JP S59136 B2 JPS59136 B2 JP S59136B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- charge
- conductivity type
- coupled device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は、不揮発性のシフトレジスターメモリーとして
用いることができる電荷結合記憶装置（Ｃｈａｒｇｅ−
ＣｏｕｐｌｅｄＭｅｍｏｒｙＤｅｖｉｃｅ）に関する。
用いることができる電荷結合記憶装置（Ｃｈａｒｇｅ−
ＣｏｕｐｌｅｄＭｅｍｏｒｙＤｅｖｉｃｅ）に関する。
一般に、電荷結合装置は基本的にはダイナミックのシフ
ト・レジスタであり、これを記憶装置として用いるには
、データ信号を入力してから制御クロックに依り転送し
、検出、再生して入力段に戻すような閉ループを構成す
るものである。
ト・レジスタであり、これを記憶装置として用いるには
、データ信号を入力してから制御クロックに依り転送し
、検出、再生して入力段に戻すような閉ループを構成す
るものである。
従つて、信号電荷は制御クロックに依り常時移行せしめ
られているので、その消費電力はかなり大きなものとな
る。また、揮発性であるから、例えば瞬時的なノイズ等
による極めて短時間のクロック停止でもあればデータ信
号は直ちに消失してしまう。本発明は、信号電荷を常時
転送しなくても済むように、また、信号電荷を不揮発的
に保存できるようにするものであり、以下これを詳細に
説明する。第１図は本発明一実施例の要部側断面図であ
り、第２図に於ける線Ａ−Ａ’で切断した状態に相当す
る。
られているので、その消費電力はかなり大きなものとな
る。また、揮発性であるから、例えば瞬時的なノイズ等
による極めて短時間のクロック停止でもあればデータ信
号は直ちに消失してしまう。本発明は、信号電荷を常時
転送しなくても済むように、また、信号電荷を不揮発的
に保存できるようにするものであり、以下これを詳細に
説明する。第１図は本発明一実施例の要部側断面図であ
り、第２図に於ける線Ａ−Ａ’で切断した状態に相当す
る。
図に於いて、１はｐ型シリコン半導体基板、２は二酸化
シリコン絶縁膜、３はｐ１室チャネル・カット領域、４
はチャネル領域、５はｎ型蓄積領域、６は転送ゲートで
ある。
シリコン絶縁膜、３はｐ１室チャネル・カット領域、４
はチャネル領域、５はｎ型蓄積領域、６は転送ゲートで
ある。
第２図は第１図に見られる半導体基板１の表面の状態を
説明する為の要部平面図であり、同記号で指示した部分
は同部分を表わしている。
説明する為の要部平面図であり、同記号で指示した部分
は同部分を表わしている。
第２図は２相クロックφ１、φ２で、駆動する実施例を
示し、従つて、チャネル領域４の部分４、ａ、４７ｂで
１ビット分、また、蓄積領域５の部分５１ａ、５１ｂで
１ビット分になつている。
示し、従つて、チャネル領域４の部分４、ａ、４７ｂで
１ビット分、また、蓄積領域５の部分５１ａ、５１ｂで
１ビット分になつている。
尚、４１ａ、４１ｂ、４２ａ、はポテンシャル井戸とな
る複数個の井戸領域となり、４’、ａ、４’、ｂ、４’
、ａ・・・はバリヤ領域を示している。図から明らかな
ように、チャネル領域部分４、ａ、４１ｂ、４２ａ・・
・それぞれに不純物拡散領域であるフローティングの蓄
積領域部分５１ａ、５１ｂ、５２ａ・・・が対応して形
成された構成になつている。
る複数個の井戸領域となり、４’、ａ、４’、ｂ、４’
、ａ・・・はバリヤ領域を示している。図から明らかな
ように、チャネル領域部分４、ａ、４１ｂ、４２ａ・・
・それぞれに不純物拡散領域であるフローティングの蓄
積領域部分５１ａ、５１ｂ、５２ａ・・・が対応して形
成された構成になつている。
図示例の場合、基板１はｐ型で蓄積領域部分５１ａ、５
１ｂ・・・・・・はｎ型であるから、そこに於ける自由
電荷が減少すると、その分だけ電位ウェルが深くなり、
そこに他の部分、即ち、チャネル領域部分４１ａ、４１
ｂ・・・・・・からの信号電荷を蓄積することができる
。第３図は第１図及び第２図に関して説明した実施例の
動作を説明する為のダイアグラムであり、第４図は該実
施例に印加されるクロックのタイミング・ダイアグラム
である。尚、第３図では、第２図の線Ｂ−Ｂ゛に於ける
断面を採り、しかも、それを展張した状態にして表わし
てある。書込み動作 今、装置が第３図ａの状態に在るとする。
１ｂ・・・・・・はｎ型であるから、そこに於ける自由
電荷が減少すると、その分だけ電位ウェルが深くなり、
そこに他の部分、即ち、チャネル領域部分４１ａ、４１
ｂ・・・・・・からの信号電荷を蓄積することができる
。第３図は第１図及び第２図に関して説明した実施例の
動作を説明する為のダイアグラムであり、第４図は該実
施例に印加されるクロックのタイミング・ダイアグラム
である。尚、第３図では、第２図の線Ｂ−Ｂ゛に於ける
断面を採り、しかも、それを展張した状態にして表わし
てある。書込み動作 今、装置が第３図ａの状態に在るとする。
即ち、φ１＋０、φ２＝０であつて、信号電荷はチヤネ
ル領域部分４，ａに在るものとする。尚、図に記号ＰＬ
で示された線は電位線である。次に、第３図ｂに見られ
るように、φ１＝０１φ２−０にすると、信号電荷は蓄
積領域部分５１ａに移る。
ル領域部分４，ａに在るものとする。尚、図に記号ＰＬ
で示された線は電位線である。次に、第３図ｂに見られ
るように、φ１＝０１φ２−０にすると、信号電荷は蓄
積領域部分５１ａに移る。
従つて、ここで“１″が蓄積されたことになる。読出し
動作 第３図ｂに見られるように、蓄積領域部分５，ａに蓄積
されている信号電荷をチヤネル領域４に読出す場合、φ
１キ０１φ２＝Ｏとすると第３図ｃに見られるように、
信号電荷はチヤネル領域部分４１ａに読出される。
動作 第３図ｂに見られるように、蓄積領域部分５，ａに蓄積
されている信号電荷をチヤネル領域４に読出す場合、φ
１キ０１φ２＝Ｏとすると第３図ｃに見られるように、
信号電荷はチヤネル領域部分４１ａに読出される。
次に、第３図ｄに見られるように、φ１→＝０、φ２→
牛０１即ち、φ１からφ２へ相交換が行なわれる途中で
は、信号電荷はバリヤ領域４′１ｂを越えてチヤネル領
域部分４１ｂに注入される。
牛０１即ち、φ１からφ２へ相交換が行なわれる途中で
は、信号電荷はバリヤ領域４′１ｂを越えてチヤネル領
域部分４１ｂに注入される。
次に、第３図ｅに見られるように、φ１＝０、φ２牛０
になると信号電荷は完全にチヤネル領域部分４１ｂに在
る。
になると信号電荷は完全にチヤネル領域部分４１ｂに在
る。
次に、若し、φ，−０１φ２−０であれば、信号電荷は
蓄積領域部分５２ｂに蓄積され、また、φ１牛０１φ２
−０であれば次のチヤネル領域部分５２ａに移行する。
以上の説明で判るように、本発明に依れば、電荷結合記
憶装置に於ける井戸領域に隣接してフローテイングの不
純物拡散領域である蓄積領域を設け、井戸領域に在る信
号電荷を蓄積領域に任意に移動させて書込みを行ない、
また、蓄積領域に書込まれ保存されている信号電荷を必
要に応じてチヤネル領域に読出して転送することができ
る。
蓄積領域部分５２ｂに蓄積され、また、φ１牛０１φ２
−０であれば次のチヤネル領域部分５２ａに移行する。
以上の説明で判るように、本発明に依れば、電荷結合記
憶装置に於ける井戸領域に隣接してフローテイングの不
純物拡散領域である蓄積領域を設け、井戸領域に在る信
号電荷を蓄積領域に任意に移動させて書込みを行ない、
また、蓄積領域に書込まれ保存されている信号電荷を必
要に応じてチヤネル領域に読出して転送することができ
る。
従つて、従来の電荷結合記憶装置のように、データ信号
電荷を常時シフトさせている必要はないから、消費電力
は激減する。そして、例えばチヤネル領域を転送中の信
号電荷に例えば雑音や瞬時的な停電等でクロツクが印加
されなくなると、該信号電荷は直ちに対応する蓄積領域
に蓄積され、蓄積電荷量とリーク電流の大きさで定まる
一定時間内であれば蓄積電荷は保存されるものである。
電荷を常時シフトさせている必要はないから、消費電力
は激減する。そして、例えばチヤネル領域を転送中の信
号電荷に例えば雑音や瞬時的な停電等でクロツクが印加
されなくなると、該信号電荷は直ちに対応する蓄積領域
に蓄積され、蓄積電荷量とリーク電流の大きさで定まる
一定時間内であれば蓄積電荷は保存されるものである。
第１図は本発明一実施例の要部側断面図、第２図は第１
図実施例の基板表面の状態を説明する為の要部平面図、
第３図は第１図及び第２図に表わした実施例の動作を説
明するダイアグラム、第４図はクロツクのタイミング・
ダイアグラムである。
図実施例の基板表面の状態を説明する為の要部平面図、
第３図は第１図及び第２図に表わした実施例の動作を説
明するダイアグラム、第４図はクロツクのタイミング・
ダイアグラムである。
Claims (1)
- １ 一導電型の基板上にポテンシャル井戸となる複数個
の井戸領域と該井戸領域間を分離するバリヤ領域とを形
成すべく前記一導電型基板上に絶縁膜を介して転送ゲー
トを形成した電荷結合装置において、前記井戸領域に隣
接して該井戸領域に１対１で対応する蓄積領域が前記一
導電型基板上に形成され且つ該蓄積領域はフローティン
グで然も前記基板と逆導電型不純物拡散領域で構成され
ていることを特徴とする電荷結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53088874A JPS59136B2 (ja) | 1978-07-20 | 1978-07-20 | 電荷結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53088874A JPS59136B2 (ja) | 1978-07-20 | 1978-07-20 | 電荷結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5515276A JPS5515276A (en) | 1980-02-02 |
| JPS59136B2 true JPS59136B2 (ja) | 1984-01-05 |
Family
ID=13955145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53088874A Expired JPS59136B2 (ja) | 1978-07-20 | 1978-07-20 | 電荷結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063501U (ja) * | 1983-10-07 | 1985-05-04 | マル姫衣料株式会社 | メリヤス編みパンテイ |
| US4663291A (en) * | 1984-07-06 | 1987-05-05 | Becton, Dickinson And Company | Method for solubilizing microbial protein obtained from Chlamydia trachomatis |
-
1978
- 1978-07-20 JP JP53088874A patent/JPS59136B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5515276A (en) | 1980-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI408694B (zh) | 揮發性記憶體二通過寫入方法 | |
| CA1224567A (en) | Semiconductor memory using multiple level storage structure | |
| JP4354663B2 (ja) | 半導体メモリ装置 | |
| KR100525138B1 (ko) | 반도체 메모리 장치 | |
| KR950013392B1 (ko) | 반도체기억장치 및 그 독출, 기록, 동작방법 | |
| TWI639156B (zh) | 半導體記憶元件-含導通之浮體電晶體，半導體記憶元件-具有非永久性和永久性功能及操作方法 | |
| US7741668B2 (en) | Nonvolatile ferroelectric memory device | |
| US3944990A (en) | Semiconductor memory employing charge-coupled shift registers with multiplexed refresh amplifiers | |
| TWI823513B (zh) | 具有記憶元件之半導體裝置的製造方法 | |
| JPH03171768A (ja) | 半導体記憶装置 | |
| JP2014517535A (ja) | 半導体記憶装置を提供するための技法 | |
| CN101071629A (zh) | 半导体存储器件 | |
| JPH04348068A (ja) | 半導体記憶装置 | |
| GB1590087A (en) | Charge coupled device | |
| JPH05243522A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS62266793A (ja) | 不揮発性半導体記憶装置 | |
| US5463235A (en) | Semiconductor memory comprising a memory cell without a transistor | |
| JPS59136B2 (ja) | 電荷結合装置 | |
| JP2655765B2 (ja) | 半導体装置 | |
| JPH0424797B2 (ja) | ||
| Chou | Design of a 16384-bit serial charge-coupled memory device | |
| JP3823550B2 (ja) | メモリーセルの読出・書込回路 | |
| JPH09213812A (ja) | Ｄｒａｍセル及びｄｒａｍ | |
| JP4481895B2 (ja) | 半導体記憶装置 | |
| US4449224A (en) | Dynamic merged load logic (MLL) and merged load memory (MLM) |