JPS59135737A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59135737A JPS59135737A JP1116383A JP1116383A JPS59135737A JP S59135737 A JPS59135737 A JP S59135737A JP 1116383 A JP1116383 A JP 1116383A JP 1116383 A JP1116383 A JP 1116383A JP S59135737 A JPS59135737 A JP S59135737A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting material
- thermal expansion
- mounting
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置に係り、特（（半？斗（本ｔ：
ｒ−のヒー トシンク・＼のマウント形ｊ＾に（７）
［反ＪＪ Ｋ ＩＪ−ｉるものである。
ｒ−のヒー トシンク・＼のマウント形ｊ＾に（７）
［反ＪＪ Ｋ ＩＪ−ｉるものである。
第１図は半導体素子のヒートシンク材ク）−＋１１ンｒ
ｌ′Ｊなマウント形態を示す断面図−Ｃ′、ｆｌｊｔｊ
半尋体Ｊｒ： −ｆ−のチップ、（２）はこのチップ（
１）紮接右したマウント材、（３円このマウント材金接
着し７たヒ−１・／ンクである。なお、接Ｍには）・−
ドンルりｒ １＋１Ｌ八でし０るが、その１ｖさは薄
いので図では省略した。
ｌ′Ｊなマウント形態を示す断面図−Ｃ′、ｆｌｊｔｊ
半尋体Ｊｒ： −ｆ−のチップ、（２）はこのチップ（
１）紮接右したマウント材、（３円このマウント材金接
着し７たヒ−１・／ンクである。なお、接Ｍには）・−
ドンルりｒ １＋１Ｌ八でし０るが、その１ｖさは薄
いので図では省略した。
′−般に、半導体素子のチップ＋１）とヒートシンク（
３）とは熱膨張係数が著しく異なり、そねに起因してチ
ップｉｌｌに加わる応カケ緩和するために、チップｔｌ
＋の熱膨張係数ＶＣ近い熱膨張係数ケ有し、十分なＦ−
ｉｌ−き？もつマウ７１・材（２）をチップ（ｌｊとヒ
ートシンク（３）との間に入れている。
３）とは熱膨張係数が著しく異なり、そねに起因してチ
ップｉｌｌに加わる応カケ緩和するために、チップｔｌ
＋の熱膨張係数ＶＣ近い熱膨張係数ケ有し、十分なＦ−
ｉｌ−き？もつマウ７１・材（２）をチップ（ｌｊとヒ
ートシンク（３）との間に入れている。
しかし、従来は小Ｋ Ｆ述のような構成ケとっているに
過き゛す、マウント材（２）の熱膨張係数がチック瀘ｌ
）の熱膨張係数に十分近いこ々が必要である。
過き゛す、マウント材（２）の熱膨張係数がチック瀘ｌ
）の熱膨張係数に十分近いこ々が必要である。
一般に熱膨張係数が全く等しいということは有り得ず、
十分に近い熱膨張係数を有するマウント材（２）も必す
しも見出−ｔことができず、チップ！！１ ＶＣ加わる
ストレスを十分小さくできないという欠点があった。
十分に近い熱膨張係数を有するマウント材（２）も必す
しも見出−ｔことができず、チップ！！１ ＶＣ加わる
ストレスを十分小さくできないという欠点があった。
この発明は以上のような点に鑑みてなさｈ７ｊもので、
半導体素子チップの熱膨張係数がヒートシンクの熱膨張
係数とマウント材の熱膨張係数との間になるようなマウ
ント材を用い、かつ、そのマウント材の厚さを適当に−
することによって、半導体素子チップに加わるストレス
金軽減した半導体装置を提供するものである。
半導体素子チップの熱膨張係数がヒートシンクの熱膨張
係数とマウント材の熱膨張係数との間になるようなマウ
ント材を用い、かつ、そのマウント材の厚さを適当に−
することによって、半導体素子チップに加わるストレス
金軽減した半導体装置を提供するものである。
この発明の実施例もその半導体装ｆのマウント形態は第
１図に示したものと同様である。以下この実施例につい
て説明する。
１図に示したものと同様である。以下この実施例につい
て説明する。
い捷、チップ（１）、マウント材（２）およびヒー ト
シンク（３）の熱膨張係数をそれぞれＫｌ、に２．およ
び■＜３として表わす。まず、マウント材（２）として
はに２＞Ｋ３の場合には Ｋ２ ） Ｋｌ ＞ Ｋ３に
２ ＜ Ｋ３ （ｒ）場合にば Ｋ２＜ ＫＬ ＜ Ｋ
３となるように材鉤ヲ選択する。
シンク（３）の熱膨張係数をそれぞれＫｌ、に２．およ
び■＜３として表わす。まず、マウント材（２）として
はに２＞Ｋ３の場合には Ｋ２ ） Ｋｌ ＞ Ｋ３に
２ ＜ Ｋ３ （ｒ）場合にば Ｋ２＜ ＫＬ ＜ Ｋ
３となるように材鉤ヲ選択する。
仮りに、マウント材（２）の厚さが十分Ｋ ＋！ｉＪ、
い場合には、ヒートシンク（３）の影響は実′ｅｆ的に
ヂツノｔｌ＋には及はず、Ｋ１とに２との差″％によっ
てチック瀘ｌ）に加わる応力が問題になる。このとき、
Ｋ１＞ Ｋ、２ならは引張り応力が、Ｋｌ （Ｋｌなら
ば圧縮応力がチップ（１）に加わる。
い場合には、ヒートシンク（３）の影響は実′ｅｆ的に
ヂツノｔｌ＋には及はず、Ｋ１とに２との差″％によっ
てチック瀘ｌ）に加わる応力が問題になる。このとき、
Ｋ１＞ Ｋ、２ならは引張り応力が、Ｋｌ （Ｋｌなら
ば圧縮応力がチップ（１）に加わる。
ところが、マウント材（２）の厚さケ薄くしてｒＪりと
、Ｋ２とに３との差異によってマウント材（２）Ｋかか
る紀＼力がチッグｆｌｌＫ影＃をｊテえるようＫなる。
、Ｋ２とに３との差異によってマウント材（２）Ｋかか
る紀＼力がチッグｆｌｌＫ影＃をｊテえるようＫなる。
−ｔなわち、−１：記粂件のうちに２ ＞ Ｋｌ ＞
Ｋ３の場合ニ汀、ヒ−トゾノク（３）がマウント材（２
）に及ぼす引っ張り応力のために、チップ（１）に／Ｊ
Ｏゎっていた圧縮応力が減少する。そＩ７て、マウント
材（２）ヲある厚さｔ”ｒ薄＜−すると、ヒートシンク
（３）による引っ張り応力がマウント材＋２） Ｋよる
圧縮応力を完全に相殺するようになり、さらにマウント
材（２）を薄く−すると、ヂッフ（１）には引っ張り応
力がかかるようＫなる。同様に、Ｋ２ ＜ Ｋ、ｌ ＜
Ｋ３の場合には、マウント材（２）の厚さ音片〈シて
行くことによって、チップ（１）にかかる応力が引っ張
りから圧縮に逆転する。
Ｋ３の場合ニ汀、ヒ−トゾノク（３）がマウント材（２
）に及ぼす引っ張り応力のために、チップ（１）に／Ｊ
Ｏゎっていた圧縮応力が減少する。そＩ７て、マウント
材（２）ヲある厚さｔ”ｒ薄＜−すると、ヒートシンク
（３）による引っ張り応力がマウント材＋２） Ｋよる
圧縮応力を完全に相殺するようになり、さらにマウント
材（２）を薄く−すると、ヂッフ（１）には引っ張り応
力がかかるようＫなる。同様に、Ｋ２ ＜ Ｋ、ｌ ＜
Ｋ３の場合には、マウント材（２）の厚さ音片〈シて
行くことによって、チップ（１）にかかる応力が引っ張
りから圧縮に逆転する。
このようＶＣｌちようどチップ（１＋に加わる応力が引
つ張りから圧縮に逆転する時の厚さのマウント材＋２１
”、 ＬＩＪいれば、チップ（１）Ｋ応力がかがらな
いようＣ′で最適化することができイ）。以ト、１１純
化して説明し／こチップ＋Ｉ’ Ｋかかる応力とマウン
ト材（２）の厚さとの関係全模式的に第２図にホす。曲
４ Ａはに’２ ＞ Ｋｌ ＞ Ｋ３の場合、曲線■３
ばに２ ＜ Ｋｌ ＜ Ｋ３の場合に対応する。
つ張りから圧縮に逆転する時の厚さのマウント材＋２１
”、 ＬＩＪいれば、チップ（１）Ｋ応力がかがらな
いようＣ′で最適化することができイ）。以ト、１１純
化して説明し／こチップ＋Ｉ’ Ｋかかる応力とマウン
ト材（２）の厚さとの関係全模式的に第２図にホす。曲
４ Ａはに’２ ＞ Ｋｌ ＞ Ｋ３の場合、曲線■３
ばに２ ＜ Ｋｌ ＜ Ｋ３の場合に対応する。
このようなマウント形態の一具体例としては、ヒ化カリ
ウム（ＧａＡＳ ）半導体レーザの場合がある。
ウム（ＧａＡＳ ）半導体レーザの場合がある。
銅（Ｃ！ｕ）ブロック上にシリコン（ｓｉ−）のマウン
ト打金金シリコン（Ａｕｓｉ ）などのバー ドソルダ
で接青し、その上ＫＧａＡＧａＡｓチップドソルダで接
置しｆこ構成では、マウント材の厚さ約１３０μｍ ＋
を近會境として、これより薄い場合ＶＣは圧縮応力が、
厚い場合１７Ｑｊ引っ張り応力がＧａＡｓチップに働き
、いすｔｌも最適値から隔たるほど大きくなる。３００
μｍ１１四方の人きさで、即、さ８０ｚｚｍのＧａＡ日
半日内導体１／のチップにおいて、光弾性法によって応
カケ測定した結果′に第３図に示す。グラフの縦軸Ｖｊ
、 （）ａ、Ａｓチップ内を透過して来た＠線偏光ケ倹
光ｆ・４通Ｌ７て１．．１、た場合の相対的な強度で、
チップにかかる応力が入きい程強くなる。実際［はチツ
フ内でＬ＋’；ζ力の強さの分布があり、チップの両端
の８１のマウント材に接している部分が最もす束〈なっ
ている。第３図１でおいて曲ｍｅけＧａＡｓチップの中
央）：昌６、曲線■）け端の下部にお（ブるａ対輝度を
Ｓｉマウント材の厚さに対（７てフロントしｆこもので
ある。曲線Ｃにおいては１２０μｍ （を近、曲線りに
おいでは１４０１１ｍ前後の厚さの８１のマウ７ト材ケ
用いた時に、夫々の部分の応力が極小Ｊ−なることが示
されている。一方、第４図は回し構成に対して有限要素
法によるシミコーレーションケ行なった結果ケン］＜“
すグラフである。
ト打金金シリコン（Ａｕｓｉ ）などのバー ドソルダ
で接青し、その上ＫＧａＡＧａＡｓチップドソルダで接
置しｆこ構成では、マウント材の厚さ約１３０μｍ ＋
を近會境として、これより薄い場合ＶＣは圧縮応力が、
厚い場合１７Ｑｊ引っ張り応力がＧａＡｓチップに働き
、いすｔｌも最適値から隔たるほど大きくなる。３００
μｍ１１四方の人きさで、即、さ８０ｚｚｍのＧａＡ日
半日内導体１／のチップにおいて、光弾性法によって応
カケ測定した結果′に第３図に示す。グラフの縦軸Ｖｊ
、 （）ａ、Ａｓチップ内を透過して来た＠線偏光ケ倹
光ｆ・４通Ｌ７て１．．１、た場合の相対的な強度で、
チップにかかる応力が入きい程強くなる。実際［はチツ
フ内でＬ＋’；ζ力の強さの分布があり、チップの両端
の８１のマウント材に接している部分が最もす束〈なっ
ている。第３図１でおいて曲ｍｅけＧａＡｓチップの中
央）：昌６、曲線■）け端の下部にお（ブるａ対輝度を
Ｓｉマウント材の厚さに対（７てフロントしｆこもので
ある。曲線Ｃにおいては１２０μｍ （を近、曲線りに
おいでは１４０１１ｍ前後の厚さの８１のマウ７ト材ケ
用いた時に、夫々の部分の応力が極小Ｊ−なることが示
されている。一方、第４図は回し構成に対して有限要素
法によるシミコーレーションケ行なった結果ケン］＜“
すグラフである。
第４図の曲ＨＩ Ｅは第３図の曲線ＣＫ、曲線Ｆは曲線
１’） Ｋ対応すン・部分してお（−する応力のｄ１席
値を、Ｓ１マウント拐の厚さに対してフロントしたもの
である。曲線Ｅにおいてな約１２５μｍ、曲線Ｆにおい
ては約１４０μｍの厚さの時Ｇて、応力が引つ張りから
圧縮に転じており、第３図の結果と大体一致して“、ハ
る。
１’） Ｋ対応すン・部分してお（−する応力のｄ１席
値を、Ｓ１マウント拐の厚さに対してフロントしたもの
である。曲線Ｅにおいてな約１２５μｍ、曲線Ｆにおい
ては約１４０μｍの厚さの時Ｇて、応力が引つ張りから
圧縮に転じており、第３図の結果と大体一致して“、ハ
る。
以１のように、半導体チップにかかる応力が極小値金と
るようなマウント材の厚さがあることは明らか−Ｃある
が、その厚さはある誤用の範囲をもつでしか決定できな
い。それは、一つには決定方法目体１７ｃ Ａ’Ａ差が
あるからである。第３図の光弾性による決定では１０μ
ｍ程変の誤差が訝まねるようである（７、シミュレーシ
ョンでは近似の誤差、′マタはパラメータの値の選択で
の誤差が含才れる。また、半導体チップ内での応力の分
布も考慮しなｉｉればならず、応力が極小となるような
マウント材の厚さもチップのどの部分かで異なる。第３
図の曲線Ｃと曲線り古で汀、およそ２０μｍ萌後の相違
がある。以上＋７）こと全考慮すると、」−記具体例の
場合には、Ｓ１マウント材の県さケ１０８μｍがら］２
６２μｍの間π】ｌ（ぶことＶこよって、目的ｒ達せら
ｔする。これＵ゛応カケ極小ＶＣする厚さの平均的な値
は］−別）±２７μｍて゛あるということであり、一般
的にい１）で、最適々マウント材の厚さ±２０係とすれ
はよいと類推される。
るようなマウント材の厚さがあることは明らか−Ｃある
が、その厚さはある誤用の範囲をもつでしか決定できな
い。それは、一つには決定方法目体１７ｃ Ａ’Ａ差が
あるからである。第３図の光弾性による決定では１０μ
ｍ程変の誤差が訝まねるようである（７、シミュレーシ
ョンでは近似の誤差、′マタはパラメータの値の選択で
の誤差が含才れる。また、半導体チップ内での応力の分
布も考慮しなｉｉればならず、応力が極小となるような
マウント材の厚さもチップのどの部分かで異なる。第３
図の曲線Ｃと曲線り古で汀、およそ２０μｍ萌後の相違
がある。以上＋７）こと全考慮すると、」−記具体例の
場合には、Ｓ１マウント材の県さケ１０８μｍがら］２
６２μｍの間π】ｌ（ぶことＶこよって、目的ｒ達せら
ｔする。これＵ゛応カケ極小ＶＣする厚さの平均的な値
は］−別）±２７μｍて゛あるということであり、一般
的にい１）で、最適々マウント材の厚さ±２０係とすれ
はよいと類推される。
なお、上側では半導体素子を（）ａＡｓレーザチッチッ
プたが、他の種類の素子（てもこの発明力＋ＪＩ冷）１
１てきる。マウント材、ヒートン７り材もＬ）ｉ ＋
Ｃｕ Ｋ限らず、例えはモリブデン（ＭＯ） 、タング
ステｙ（ｗ）。
プたが、他の種類の素子（てもこの発明力＋ＪＩ冷）１
１てきる。マウント材、ヒートン７り材もＬ）ｉ ＋
Ｃｕ Ｋ限らず、例えはモリブデン（ＭＯ） 、タング
ステｙ（ｗ）。
炭化シリコン（ＳづＣ）、アルミナ（Ａｔ２０ｑ）、根
（Ａｔス）などでもこの発明の構成とｆることかでさる
のけ勿論である。
（Ａｔス）などでもこの発明の構成とｆることかでさる
のけ勿論である。
以上のように、この発明によれば、マウント材の厚さを
制御してヒートシンクによる応力とマウント材による応
力が半導体素子上で相殺するように構成し１こので、半
導体素子の熱膨張係数と十分に近い熱膨張係数を有する
適当な材料が見当らない場合にでも半導体素子にかかる
組立ストレスを抑えることができ、ストレスに起因する
半導体素子の特性の劣化・寿命の態化を除去して、信頼
性全向上さゼＺ）効果がある。
制御してヒートシンクによる応力とマウント材による応
力が半導体素子上で相殺するように構成し１こので、半
導体素子の熱膨張係数と十分に近い熱膨張係数を有する
適当な材料が見当らない場合にでも半導体素子にかかる
組立ストレスを抑えることができ、ストレスに起因する
半導体素子の特性の劣化・寿命の態化を除去して、信頼
性全向上さゼＺ）効果がある。
第１図はこの発明が適用できる一般的な半導体素子のヒ
ートシンクへのマウント形態ケ示す断面図、第２図はマ
ウント材の厚さと半導体素子に加わる応力との関係を模
式的に示す曲線図、用３図は光弾性法によるーＩ−記応
力の測定結果を示す曲線図、第４図は有限要素法による
上記応力のシミュレーション結果ケ示す曲線図である。 図において、（１）は半導体素子（チップ）、（２）ｆ
′ｉマウント＋４、（３）ハヒートシンクである。 ４１＋、ｌ’ｌ’４’、＋１＜自ｉｔ：ｊ１ ′Ｉ′
ＩｆＬ ｔノ曹、・１、 ′１鴇ｌＴｉ１Ｌ’
！ ５ Ｂ −−１，、’ｌ−コ０３号：９ 、 ’
ｒ５ ｌ’ｌ閣”” ！Ｉ７．ｉ 体装置’ｒ＋：
１ 、 ｆＩｌｉａｌ へ ）・）古５ 補止の対
象 １月細轡の発Ｅｊｌｌの詳細な説［！１１の］（・別＋
３１１１ｉ正の内容
ートシンクへのマウント形態ケ示す断面図、第２図はマ
ウント材の厚さと半導体素子に加わる応力との関係を模
式的に示す曲線図、用３図は光弾性法によるーＩ−記応
力の測定結果を示す曲線図、第４図は有限要素法による
上記応力のシミュレーション結果ケ示す曲線図である。 図において、（１）は半導体素子（チップ）、（２）ｆ
′ｉマウント＋４、（３）ハヒートシンクである。 ４１＋、ｌ’ｌ’４’、＋１＜自ｉｔ：ｊ１ ′Ｉ′
ＩｆＬ ｔノ曹、・１、 ′１鴇ｌＴｉ１Ｌ’
！ ５ Ｂ −−１，、’ｌ−コ０３号：９ 、 ’
ｒ５ ｌ’ｌ閣”” ！Ｉ７．ｉ 体装置’ｒ＋：
１ 、 ｆＩｌｉａｌ へ ）・）古５ 補止の対
象 １月細轡の発Ｅｊｌｌの詳細な説［！１１の］（・別＋
３１１１ｉ正の内容
Claims (3)
- （１） ヒ−ｆ−７７り材の上にマウント打金ろう付
けされ、−」二記マウント材の上に半導体素子？ろう付
けされてなるものにおいて、上記半導体素子の熱膨張係
数が上記マウント材の熱膨張係数とＬ記ヒートシンク材
の熱膨張係数との間の値を有するように上記各部材の材
質を選択し、かつ各熱膨張係数の違いにもとづいて温度
変化による上記マウント材の上記半導体素子に及ぼす圧
縮（斗たは引っ張り）応力と、上記ヒートシンク材が上
記マウント材？介して上記半導体装ｆに及ばす引っ張り
（着たに圧縮）応力とが互いに実質的に相殺するように
上記マウント材の厚さを選んだことを特徴とする半導体
装備“、０ - （２） マウント材の半導体素子に及ぼす圧縮（′＝
１７ｃｎ引っ張り）応力と、ヒートシンク材が上記マウ
ント材を介して上記半導体素子に及ばず引つ張り（また
は圧縮）とがちょうど相殺するような１１ノ、ざとの麦
異が上記厚さの±２０φ以内になるようにに記マウント
材の厚さケ選んだことｒ特徴、ヒＵる１寺許副求の範囲
第１項記載の半導体装備。 - （３） 半導体素子の材料としてヒ化ノｊ ＩＪ ＋
ンノ、牙、マウント材上してシリコンを、ヒートシンク
、（Ａ゛として調音、Ｉ４Ｊい、上記マウント材））Ｉ
ＩＦ＋、さ全１０８３フ４ら１．６２１１ｈ ｆでの値
にしたことケ特徴とするｖ丁１台：、：ｎ求の範囲第２
項記載の半導体装備。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116383A JPS59135737A (ja) | 1983-01-24 | 1983-01-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116383A JPS59135737A (ja) | 1983-01-24 | 1983-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135737A true JPS59135737A (ja) | 1984-08-04 |
Family
ID=11770369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116383A Pending JPS59135737A (ja) | 1983-01-24 | 1983-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135737A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821389A (en) * | 1986-12-03 | 1989-04-18 | Microelectronics And Computer Technology Corporation | Method of making a pin fin heat exchanger |
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
-
1983
- 1983-01-24 JP JP1116383A patent/JPS59135737A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821389A (en) * | 1986-12-03 | 1989-04-18 | Microelectronics And Computer Technology Corporation | Method of making a pin fin heat exchanger |
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540115A (en) | Flux-free photodetector bonding | |
| IT1114116B (it) | Struttura circuitale raffreddata mediante conduzione e processo per la sua fabbricazione | |
| JPS6066843A (ja) | 集積回路パツケ−ジ | |
| JPH025541A (ja) | ボンディングツールの製造方法 | |
| JPS59135737A (ja) | 半導体装置 | |
| US5851852A (en) | Die attached process for SiC | |
| JPH06177178A (ja) | 半導体チップの構造 | |
| JPS5891692A (ja) | 半導体レ−ザ装置 | |
| JPH07135234A (ja) | パワー半導体モジュール | |
| Chandran et al. | A novel bonding technique to bond CTE mismatched devices | |
| JP3208326B2 (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JPS63252457A (ja) | 半導体整流素子 | |
| JPS63263731A (ja) | Ｉｃパツケ−ジ | |
| JP2619155B2 (ja) | 混成集積回路装置 | |
| JPWO2017056698A1 (ja) | 半導体センサ装置およびその製造方法 | |
| JPH0140514B2 (ja) | ||
| JPH0521479A (ja) | 混成集積回路装置 | |
| JPH01293642A (ja) | 半導体装置 | |
| JPH09324243A (ja) | Ｓｉの熱膨張係数に近い熱膨張係数を有する低熱膨張合金 | |
| JP2001127074A (ja) | 半導体装置及びそれを用いた全波整流装置 | |
| JPS6373651A (ja) | 半導体装置 | |
| JPS5992977A (ja) | 金属とセラミツクスとの接合方法 | |
| JP2680117B2 (ja) | セラミックパッケージ | |
| JPH0424948A (ja) | 半導体用セラミックスパッケージ | |
| JPH04113658A (ja) | 半導体装置 |