JPS5913454A - Transmitting and receiving method of data - Google Patents

Transmitting and receiving method of data

Info

Publication number
JPS5913454A
JPS5913454A JP57121161A JP12116182A JPS5913454A JP S5913454 A JPS5913454 A JP S5913454A JP 57121161 A JP57121161 A JP 57121161A JP 12116182 A JP12116182 A JP 12116182A JP S5913454 A JPS5913454 A JP S5913454A
Authority
JP
Japan
Prior art keywords
signals
data
signal
circuit
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57121161A
Other languages
Japanese (ja)
Inventor
Masao Wanami
和波 正雄
Satoshi Nara
奈良 諭
Masaharu Murata
村田 正晴
Masao Domae
堂前 雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP57121161A priority Critical patent/JPS5913454A/en
Publication of JPS5913454A publication Critical patent/JPS5913454A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes

Abstract

PURPOSE:To transmit data by a highly reliable and economical device with high transmission efficiency of data, by expanding the basic unit of transmission up to 4 bits. CONSTITUTION:The circuit is obtained by adding one signal to 6 signals of ordinary multi-frequency signals. When two switch driving relays of the switch driving relays 41-47 are simultaneously actuated on the basis of a command from a control device 1, two switches corresponding to said relays of the switches 31-37 are closed and two kinds of signals are outputted to an output terminal 6 through a resistor 5. Therefore, 21 kinds of numeral codes can be transmitted by combining 2 signals of 7 kinds of signals. If hexadecimal numbers are previously assigned to said combination, a hexadecimal number can be transmitted as it is as a multifrequency signal. Although said example shows the circuit obtained by adding one signal to the ordinary 6 signals, 21 kinds of combinations using 2 signals and one signal and 20 kinds of combinations using 3 signals can be obtained by using conventional circuits adopting 6 signals.

Description

【発明の詳細な説明】 本発明は、電話局間の電話接続に係わる選択信号等の多
周波信号を送受信するデータ送受信方式に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission and reception system for transmitting and receiving multi-frequency signals such as selection signals related to telephone connections between telephone offices.

現在、電話交換局間で用いられている多周波信号方式は
、選択信号の送受信に用いられているが、一般データの
送受信にも利用できることは明らかである。
The multifrequency signaling system currently used between telephone exchanges is used for transmitting and receiving selection signals, but it is clear that it can also be used for transmitting and receiving general data.

しかしながら、従来の多周波信号による数字コードでは
、6個の周波数信号の内の2信号の組合せを使用してい
るため、最大15種類に限定され、その内の2種類は、
データ送信開始制御コードおよびデータ送信停止制御コ
ードとして使用され、残りの15種類が数字コードとし
て使用可能であり、ちなみに、現在0〜9までの10進
数字10種類を使用している。
However, the conventional numerical code using multi-frequency signals uses a combination of two signals out of six frequency signals, so it is limited to a maximum of 15 types, two of which are:
It is used as a data transmission start control code and a data transmission stop control code, and the remaining 15 types can be used as numeric codes. Incidentally, 10 types of decimal digits from 0 to 9 are currently used.

ところで、従来の多周波信号方式では、高信頼性を要求
する多量データの送受信方式は実現されていないが、実
現しようとすれば、電子計算機、電子交換機等における
16進表現(4ビツト)で管理されているデータを送信
側で一旦6ビット毎に区切って8進数字O〜7の数字コ
ードで転送し、受信側で8進数字コードを16進数字コ
ードに復元するのが一般的である。
By the way, in the conventional multi-frequency signal system, a system for transmitting and receiving large amounts of data that requires high reliability has not been realized. It is common for the transmitting side to divide the data into 6-bit units and transmit them using octal digits O to 7, and then to restore the octal digit code to hexadecimal digit code on the receiving side.

しかしながら、この場合、次のような欠点がある。However, this case has the following drawbacks.

(1)  送、受信側それぞれにおいて、16進データ
を8進データに、8進データを16進データに変換する
機能が必要となる。
(1) A function to convert hexadecimal data to octal data and octal data to hexadecimal data is required on each of the sending and receiving sides.

(2]  多周波信号による転送単位1数字コードが3
ピツトの8進表現のため、伝送効率が悪い。
(2) Transmission unit by multi-frequency signal 1 numeric code is 3
Due to the octal representation of pits, transmission efficiency is poor.

また、多量データの送受信は、共通線方式やEDLC手
j順によるデータリンクなどによる伝送機能を用意して
実現するのが一般的であり、この場合、これらデータ伝
送装置を別個に設ける必要がある。
In addition, the transmission and reception of large amounts of data is generally achieved by providing a transmission function such as a common line method or a data link based on the EDLC procedure, and in this case, it is necessary to provide these data transmission devices separately. .

本発明の目的は、データの伝送効率、信頼性に優れ、か
つ、経済的な装置でデータ伝送ができる、多周波信号に
よるデータ送受信方式を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a data transmission/reception system using multi-frequency signals, which has excellent data transmission efficiency and reliability, and can transmit data with an economical device.

このような目的を達成するために、本発明の主な特徴は
、伝送の基本単位を4ビツトに拡大することにより、1
6進数字コードをそのま〜送受信可能にしたことにある
In order to achieve this objective, the main feature of the present invention is to expand the basic unit of transmission to 4 bits.
The reason is that hexadecimal numeric codes can be sent and received as they are.

本発明の他の特徴は、16進数字データを4行、m列に
配列したデータブロックを単位として送受信する際に、
行および列方向それぞれに16進数字を加算し、それら
の加算結果を付加して送受信するようにしたことにある
Another feature of the present invention is that when transmitting and receiving hexadecimal digit data in units of data blocks arranged in 4 rows and m columns,
The purpose is to add hexadecimal digits in each row and column direction, and add the addition results for transmission and reception.

以下、本発明の実施例を図面により詳細に説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は、本発明によるデータ送受信方式を実現するた
めの多周波信号発生回路の一例の概念図である。
FIG. 1 is a conceptual diagram of an example of a multi-frequency signal generation circuit for realizing a data transmission/reception system according to the present invention.

図において、1は制御装置、11〜17は7種の信号源
、21〜27は抵抗、51〜67はスイッチ、41〜4
7はスイッチ駆動リレー、5は抵抗、6は出力端子であ
る。
In the figure, 1 is a control device, 11-17 are seven types of signal sources, 21-27 are resistors, 51-67 are switches, 41-4
7 is a switch drive relay, 5 is a resistor, and 6 is an output terminal.

この回路は、従来の多周波信号の6信号に1信号分を付
加したもので、それを除けば、従来の回路と変ることは
ない。
This circuit has one signal added to the six conventional multifrequency signals, and other than that, it is no different from the conventional circuit.

次に、この回路の動作につき説明する。Next, the operation of this circuit will be explained.

制御装置1からの指令に基づき、スイッチ駆動リレー4
1〜47の内の2個を同時に動作させることにより、ス
イッチ61〜37の内の対応する2個が閉じられ、2種
類の信号が抵抗5を介して出力端+6に出力される。
Based on the command from the control device 1, the switch drive relay 4
By simultaneously operating two of the switches 1 to 47, the corresponding two of the switches 61 to 37 are closed, and two types of signals are outputted via the resistor 5 to the output terminal +6.

したがって、7種の信号の内の2信号の組合せにより、
21種類の数字コードが送信可能となり、予じめ、16
進数字を上述した組合せに割当てておくこと(より、1
6進数字をそのまN多周波信号で送信できる。
Therefore, by combining two signals out of seven types of signals,
21 types of numerical codes can be sent, 16 in advance.
Assign base digits to the above combinations (from 1
Hexadecimal digits can be transmitted directly as N multi-frequency signals.

なお、上述した例では、従来の6信号に1信号を付加し
た回路例を示したが、従来の6信号の回路を用いて、2
信号および1信号による21種類の組合せあるいは5信
号による20種類の組合せで実現することも可能である
In addition, in the above example, an example of a circuit in which one signal was added to the conventional six signals was shown, but by using the conventional six signal circuit, two signals can be added.
It is also possible to realize 21 types of combinations of signals and 1 signal or 20 types of combinations of 5 signals.

第2図は、本発明による16進数字コード伝送において
従来の2マウト・オプ・6チエツクにより見逃したコー
ド誤りを検出するチェックコード作成方式を示したもの
である。第2図(α〕に示すように、送信側で、16進
データα、〜eL1・・・・・・・・h1〜h8の8胎
×8数字/ N = 64数字からなるデータ配列を単
位として転送するものとする。
FIG. 2 shows a check code creation method for detecting code errors missed by the conventional 2-mount-op-6 check in hexadecimal code transmission according to the present invention. As shown in Figure 2 (α), on the transmitting side, a data array consisting of hexadecimal data α, ~eL1...h1~h8, 8 numbers x 8 numbers/N = 64 numbers is used as a unit. shall be transferred as such.

上述した各データを水平方向および垂直方向にそれぞれ
α1〜α8・・・・・・h1〜h8およびcl Al〜
h1・・・・・(Ls hs〜h8  からなる8個の
数字を加算し、それぞれの加算結果を16XrL−1(
t’t=1 、2−8 )まり減q]シ、次の数字コー
ドA−P(o<A〜P≦15)を得る。
The above-mentioned data are divided into α1 to α8...h1 to h8 and cl Al to horizontally and vertically, respectively.
h1...(Ls Add 8 numbers consisting of hs to h8, and calculate each addition result as 16XrL-1(
t't=1, 2-8) Margin q] Obtain the next numerical code A-P (o<A~P≦15).

、’f=16Xルー1−!α1 L=1 B = 1(S XtL −1−、J tri−1 1i= 16xn−1−、’l ht l=1 I=16×rL−1−1ΣL。,'f=16X Roux 1-! α1 L=1 B = 1 (S XtL -1-, J tri-1 1i= 16xn-1-,'l ht l=1 I=16×rL−1−1ΣL.

tラミ P=ISXW−1−仝18 それに基づき、第2図(blおよび(clに示すように
、A−Hの水平方向チェック用コードおよび1−Pの垂
直方向チェック用コードを作成し、これらのコードをデ
ータブロックの後に付加して送信する。受信側では、上
述した理論の逆理論でチェックすることにより、伝送時
の見のがし誤りを検出する。
t Rami P=ISXW-1-18 Based on that, as shown in Figure 2 (bl and (cl), create the code for checking the horizontal direction of A-H and the code for checking the vertical direction of 1-P. The code is added to the end of the data block and transmitted.On the receiving side, an oversight error during transmission is detected by checking using the inverse theory of the above-mentioned theory.

第3図は、上述したチェックコードを付加するためのチ
ェックコード作成回路の一例の構成を示すもので、71
は送出される8語のデータを格納する信号送出用メモリ
、72は読出し回路、73は中央制御装置、74は読出
し制御回路、75は水平4ビット単位の加算回路、76
は垂直4ビット単位慟0算回路、77はカウンタ制御回
路、78はチェックコード記憶回路、79は送出データ
記憶回路、80は信号送出回路、81.82はノットゲ
ート、83〜86はアンドゲート、87はオアゲートで
ある。
FIG. 3 shows the configuration of an example of a check code creation circuit for adding the above-mentioned check code.
72 is a readout circuit; 73 is a central control unit; 74 is a readout control circuit; 75 is an addition circuit in horizontal 4-bit units;
77 is a counter control circuit, 78 is a check code storage circuit, 79 is a transmission data storage circuit, 80 is a signal transmission circuit, 81.82 is a NOT gate, 83 to 86 are AND gates, 87 is or gate.

第3図の回路の機能は、信号送出用メモリ71に格納さ
れたデータを1ワード毎に切り出してチェックコードを
付加して信号送出回路80に転送することである。
The function of the circuit shown in FIG. 3 is to cut out the data stored in the signal sending memory 71 word by word, add a check code, and transfer the data to the signal sending circuit 80.

具体的には、読出し制御回路74では、中央制御装置1
よりデータアドレスとともに送信開始信号を受信し、読
出し回路72にメモリ71の送出対象ブロック00番地
の内容の読取りを指示する。この時、カウンタ制御回路
77のカウンタ値はOである。
Specifically, in the readout control circuit 74, the central control unit 1
A transmission start signal is received together with the data address, and the reading circuit 72 is instructed to read the contents of the transmission target block address 00 of the memory 71. At this time, the counter value of the counter control circuit 77 is O.

メモリ71から読出された1ワード分のデータを送出デ
ータ記憶回路79、水平4ビット単位の加算回路75お
よび垂直4ピット単位の加算回路76に入力する。水平
方向加算回路75では、データ1ワード(32ビツト)
内の8数字データ(4ビツト)を各々加算し、ノットゲ
ート81により、加算結果の下4ビツト分を反転してア
ンドゲート86に入力する。また、垂直方向加算回路7
6では、データ1ワード内の8数字データをそれぞれ別
個に記憶しておき、データが入力される都度、数字デー
タ毎の加算を行なう。
One word worth of data read from the memory 71 is input to a sending data storage circuit 79, an addition circuit 75 in units of horizontal 4 bits, and an addition circuit 76 in units of 4 vertical pits. In the horizontal addition circuit 75, one word of data (32 bits)
The 8 numerical data (4 bits) are each added, and the lower 4 bits of the addition result are inverted by the NOT gate 81 and input to the AND gate 86. In addition, the vertical addition circuit 7
In No. 6, eight numeric data in one word of data are stored separately, and addition is performed for each numeric data each time data is input.

カウンタ制御回路77からのゲート信号により、アンド
ゲート83を開き、水平4ビット単位のチェック用コー
ドを記憶回路78に格納する。また、データブロック全
フードの加算が終了した時、カウンタ制御回路77から
のゲート信号により、ノットゲート82で反転した垂直
方向チェックコードをアンドゲート84を介してチェッ
クコード記憶回路78に入力する。
A gate signal from the counter control circuit 77 opens the AND gate 83 and stores the check code in horizontal 4-bit units in the storage circuit 78 . Further, when the addition of all the data blocks is completed, the vertical check code inverted by the NOT gate 82 is input to the check code storage circuit 78 via the AND gate 84 in response to a gate signal from the counter control circuit 77.

記憶回路78では、水平方向のチェックコード入力の都
度データソーティングを行ない、その後、次のデータ読
出しに備えて、カウンタ更新信号をカウンタ制御回路7
7に入力する。カウンタ制御回路77の指示により、読
出し制御回路74は読出し回路72に次データの読出し
を指示する。
The storage circuit 78 performs data sorting each time a horizontal check code is input, and then sends a counter update signal to the counter control circuit 7 in preparation for the next data read.
Enter 7. In response to an instruction from the counter control circuit 77, the read control circuit 74 instructs the read circuit 72 to read the next data.

この動作を1デ一タブロツク分(8ワード)繰り返す。This operation is repeated for one data block (8 words).

送出データ記憶回路79から読出されたデータを、カウ
ンタ制御回路77からのゲート信号により、アンドゲー
ト86を開くことにより、アンドゲート86、オアゲー
ト87を介して信号送出回路80に入力し、そこから送
信する。
The data read from the sending data storage circuit 79 is input to the signal sending circuit 80 via the AND gate 86 and the OR gate 87 by opening the AND gate 86 in response to a gate signal from the counter control circuit 77, and is transmitted from there. do.

一方、カウンタ制御回路77からのゲート信号により、
データブロックの最終データ送出後、アンドゲート85
を開き、チェックコード記憶回路78に収納されたチェ
ックデータ71〜Bおよび1−Pをアンドゲート85、
オアゲート87を介して信号送出回路80に入力し、そ
こから送信する。
On the other hand, due to the gate signal from the counter control circuit 77,
After sending the final data of the data block, the AND gate 85
is opened, and the check data 71-B and 1-P stored in the check code storage circuit 78 are input to the AND gate 85.
The signal is inputted to the signal sending circuit 80 via the OR gate 87 and transmitted from there.

信号送出回路80では、1デ一タプロンク分送出終了す
ると、カウンタ制御回路77を初期設定するとともに、
読出し制御回路74に次データブロックの受付は可能で
ある旨の指示を与えて、次データブロックのデータ処理
に備える。
In the signal sending circuit 80, when the sending of one data block is completed, the counter control circuit 77 is initialized, and
An instruction to the effect that the next data block can be accepted is given to the read control circuit 74 to prepare for data processing of the next data block.

なお、上述したチェックコード作成はプログラム理論で
も実現可能であることはbうまでもない。
It goes without saying that the above-mentioned check code creation can also be realized using program theory.

以上述べたように、本発明によれば、多周波信号による
多量データを16進数字で送受信しているので、例えば
、120ビツトの情報転送を考えると、従来のような5
ビツトの転送単位では40回であるが、本発明のような
4ビツトの転送単位では60回となり、従来に比べて約
1/4程度伝送能力を改善することができ、さらに、電
子交換機、電子計算機のデータ処理基本単位である16
進数字コードと伝送の基本単位が同一となるため、両者
間のインタフェース機能としての符号化および復号化の
ための装置が不要となるという効果がある。
As described above, according to the present invention, a large amount of data using multi-frequency signals is transmitted and received in hexadecimal digits.
In a bit transfer unit, the number of transfers is 40, but in a 4-bit transfer unit like the present invention, it is 60 times, which improves the transmission capacity by about 1/4 compared to the conventional method. 16 which is the basic unit of data processing in computers
Since the hexadecimal numeric code and the basic unit of transmission are the same, there is an advantage that a device for encoding and decoding as an interface function between the two is unnecessary.

また、伝送誤りに対して検出効率の商いコード誤り検出
方式を導入したので、信頼性の高い、多周波信号による
データ送受信が実現できる。
Furthermore, since a code error detection method has been introduced that has a detection efficiency ratio for transmission errors, highly reliable data transmission and reception using multi-frequency signals can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるデータ送受信方式を実現する多周
波信号発生回路の一実施例の構成図、第2図は本発明に
よるチェックコード作成方式の原理説明図、第6図は第
2図の方式を実現する回路の一実施例の構成図である。 11〜17・・・信号源 31〜37・・・スイッチ 6・・・出力端子 代理人弁理士  薄 1)利 幸 才 1 図 オ 2 図 デー7フ゛口・ソフの木、部方向チェソノコード(旬 
ABCD1丁■阻コ + 3 図 手続補正書(方式) 事件の表示 昭和 57 年特許願第 121161   号発明の
名称  データ送受信方式 補正をする者 2、  −′c     ””株式台f1日立製(乍所
代 1i  8   三   1)  勝   茂(ほ
か1名) 代   理   人 補正の内容 別紙のとおり 2/−−\2 、曽n’F r’j’\ や 7面 (C)匡[丁什四■口
FIG. 1 is a block diagram of an embodiment of a multi-frequency signal generation circuit that realizes the data transmission/reception method according to the present invention, FIG. 2 is a diagram explaining the principle of the check code creation method according to the present invention, and FIG. FIG. 2 is a configuration diagram of an example of a circuit that implements the method. 11 to 17...Signal sources 31 to 37...Switch 6...Output terminal agent Patent attorney Usui 1) Kosai Ri 1 Figure O 2 Figure D 7
ABCD 1 ■ Block + 3 Drawing procedure amendment (method) Display of the case 1982 Patent Application No. 121161 Name of the invention Data transmission/reception method amendment person 2, -'c "" stock stand f1 manufactured by Hitachi (where 1i 8 3 1) Shigeru Katsu (and 1 other person) Contents of the person amendment As shown in the attached sheet 2/--\2 mouth

Claims (1)

【特許請求の範囲】 1 多周波信号による数字コードを送受信するデータ送
受信方式において、伝送の基本単位を4ビツトにし、1
6進数字コードを送受信するようにしたことを特徴とす
るデータ送受信方式。 216進数字データをル行、m列に配列したデータブロ
ックを単位として送受信する際に、行および列方向それ
ぞれに16進数字を加算し、それらの加算結果を付加し
て送受信するようにしたことを特徴とする特許請求範囲
第1項記載のデータ送受信方式。
[Claims] 1. In a data transmission and reception system that transmits and receives numerical codes using multi-frequency signals, the basic unit of transmission is 4 bits, and 1
A data transmission and reception method characterized by transmitting and receiving hexadecimal numeric codes. When transmitting and receiving data blocks in which 21 hexadecimal digit data is arranged in 1 rows and m columns, hexadecimal digits are added in each row and column direction, and the results of these additions are added before transmission and reception. A data transmission/reception system according to claim 1, characterized in that:
JP57121161A 1982-07-14 1982-07-14 Transmitting and receiving method of data Pending JPS5913454A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57121161A JPS5913454A (en) 1982-07-14 1982-07-14 Transmitting and receiving method of data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57121161A JPS5913454A (en) 1982-07-14 1982-07-14 Transmitting and receiving method of data

Publications (1)

Publication Number Publication Date
JPS5913454A true JPS5913454A (en) 1984-01-24

Family

ID=14804351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57121161A Pending JPS5913454A (en) 1982-07-14 1982-07-14 Transmitting and receiving method of data

Country Status (1)

Country Link
JP (1) JPS5913454A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023079A1 (en) * 1995-12-20 1997-06-26 B.J. MCCORMICK TRUST doing business as J.V.M. INDUSTRIES, INC. Split harmonic frequency modulation data transmission system
CN104993907A (en) * 2015-06-12 2015-10-21 吴东辉 Frequency spectrum coding communication method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023079A1 (en) * 1995-12-20 1997-06-26 B.J. MCCORMICK TRUST doing business as J.V.M. INDUSTRIES, INC. Split harmonic frequency modulation data transmission system
CN104993907A (en) * 2015-06-12 2015-10-21 吴东辉 Frequency spectrum coding communication method and apparatus

Similar Documents

Publication Publication Date Title
US4523276A (en) Input/output control device with memory device for storing variable-length data and method of controlling thereof
JPS6244668B2 (en)
JPS5924461B2 (en) Method of reconfiguring main memory and implementation circuitry
GB1288195A (en)
US3710026A (en) Interconnected loop digital transmission system
US4512012A (en) Time-switch circuit
JPS5913454A (en) Transmitting and receiving method of data
US4727476A (en) Simulation and security device for data entry keyboard
SU650526A3 (en) Multiplexing device
US3456244A (en) Data terminal with priority allocation for input-output devices
US3560661A (en) Directory number-equipment number and equipment number-directory number translator arrangement
SU428620A3 (en) COMMUNICATION SYSTEM, EXAMPLE TELEPHONE, WITH CENTRAL CONTROL
GB1523653A (en) Electronic switching systems
SU1049968A1 (en) Buffer storage
SU1173417A1 (en) Apparatus for correction of double errors in transfer and data storage blocks
JPS586345B2 (en) Fukugo Kasouchi
JPS6122332B2 (en)
SU849308A1 (en) Device for correcting in fixed storage units
SU1543460A1 (en) Device for correction of information in permanent memory units
SU562811A1 (en) Device for information exchange
JPS61192139A (en) Frame converting circuit
JPH02234517A (en) Processing method for binary code word capable of parity check,whose digital attennation or code connersion no executed during transmission
SU1197114A1 (en) Device for transmission and reception of digital infrmation with error correction
JPS6224824B2 (en)
SU1425696A1 (en) Device for interfacing input/output channels with users