JPS59128717A - Matrix switch - Google Patents

Matrix switch

Info

Publication number
JPS59128717A
JPS59128717A JP58004410A JP441083A JPS59128717A JP S59128717 A JPS59128717 A JP S59128717A JP 58004410 A JP58004410 A JP 58004410A JP 441083 A JP441083 A JP 441083A JP S59128717 A JPS59128717 A JP S59128717A
Authority
JP
Japan
Prior art keywords
line
auxiliary
signal
substrate
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58004410A
Other languages
Japanese (ja)
Other versions
JPH0447933B2 (en
Inventor
茂 加藤
実 近藤
芝原 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP58004410A priority Critical patent/JPS59128717A/en
Publication of JPS59128717A publication Critical patent/JPS59128717A/en
Publication of JPH0447933B2 publication Critical patent/JPH0447933B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、X軸方向へ延びるように平行配列された複数
本のX軸%!極線とY軸方向へ延びるように平行配列さ
れた複数本のY細電極線とを空隙を介して直交配列する
ことにより構成されたマトリックススイッチに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a plurality of X-axis %! The present invention relates to a matrix switch configured by orthogonally arranging polar wires and a plurality of Y thin electrode wires arranged in parallel so as to extend in the Y-axis direction with gaps in between.

この種のマトリックススイッチにあっては、従来より、
各X@Wl極線及びYIQhi!極線毎に信号を入出力
させる構成になされていたため、上記各電極線の総数に
対応したきわめて多数の信号線を必要とする問題点があ
り、このため、信号線の配線処理が面倒になるばかりか
、多大な配線スペースを必要として全体の大形化を招く
等の欠点があった。
Conventionally, this type of matrix switch has
Each X@Wl polar line and YIQhi! Since the configuration was such that signals were input/output for each pole wire, there was a problem in that an extremely large number of signal wires were required to correspond to the total number of each electrode wire, which made wiring the signal wires troublesome. Moreover, it has the disadvantage of requiring a large amount of wiring space, leading to an increase in overall size.

本発明は、上記事情に准みてなされたものであり、その
目的は、必要とする信号線数を減少させることができ、
以て信号線の配線処理の簡単化を図り得ると共に、その
信号線の配線スペースを小になし得て全体が大形化する
虞がなくなる等の効果を奏するマトリックススイッチを
提供するにある。
The present invention has been made in view of the above circumstances, and its purpose is to reduce the number of required signal lines,
Therefore, it is an object of the present invention to provide a matrix switch which has effects such as simplifying the wiring process of signal lines, reducing the wiring space for the signal lines, and eliminating the risk of the overall size becoming large.

以下、本発明の一実施例について図面を参照しながら説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図乃至第3図において、1.2及び3は互の間に夫
々空隙4.5が存するように平行配置された第1.第2
及び第3の基板であり、これらのうち少なくとも2以上
例えば第2及び第3の基板2及び3が可撓性あるフレキ
シブルプリント配線基板により形成され、灯1の基板1
it通常のプリント配線基板により形成されている。6
は例えば第1の基板1上(特にはその上面)にX軸方向
へ延びるように平行配列されたm本たる例えば16本の
xIFlll電極線、7は第2の基板2上(特にはその
下面)にY軸方向へ延びるように平行配列され以て前記
X811w1極線6に対し空隙4を介して直交配列とな
るように設けられた0本たる例えば16本のY1rII
I電極線であり、これら各電極線6及び7はエツチング
或は印刷手段等によって形成されている。8は例えば第
2の基板2における前記Y軸電極綽7の配列面と反対側
の而(即ち第2の基板2の上面)にX軸方向へ延びるよ
うに印刷手段等により平行配列されたm7本たる例えば
4木の補助X軸電搾線であり、各補助XlTll1冑框
線8は夫々所定本数たる例えば4本ずつのX軸[m緋6
と対応するように幅広に形成されている。具体的には、
第2因に示す如く16本のXIl[Ill電搾線6の各
々に対し符号61,62.・・・、616を付すと共に
、第3図に示す如く4本の補助X@電極線8の各々に対
し符号81.82.85 m84を付した場合、補助X
軸電極紗81はxI111電極線61〜64に対応され
、他の補助X軸〃極線82,85.84はXIIIII
I電極#65〜68.69〜/)+ ? 、61 !1
〜616に夫々対応されている。9は第3の基板3上(
特にはその下面)にY軸方向へ延びるように平行配列さ
れ以て前記補助Xe1!椋uaに対し空隙5を介して直
交配列となるように印刷手段等により設けられたn′本
たる例えば4木の補助Y軸鰍極線であり、各補助YMヱ
極線9は夫々所定本数たる例えば4本ずつのY軸F扼M
7と対応するように幅広に形成されている。具体的には
、第2図に示す如く16本のY@11械tlA 7の各
々に対し符号71,72.・・・、716を付すと共に
、第3図に示す如く4本の補助Y軸1ff[lj 9の
各々に対しrf号91,92.9s、9mを付シタ場合
、補助Y@肥極線91はY軸竜極紳71〜74に対応さ
れ、他の補助Y1[Ill電極線92,93.94はY
細電極線75〜7a、7 9〜7 12.7+s〜71
6に夫々対応されている。しかして、前記X軸重lFM
線61〜61bハMI助XmNlfMtlB 1〜84
 ニ夫々対応した各グループから1木ずつ抽出して組合
せることにより4本ずつを1群とした4群に区分サレ、
ソr4X軸WJAIAWHs A 、 6 B 、 6
0 。
In FIGS. 1 to 3, 1.2 and 3 are arranged parallel to each other so that a gap 4.5 exists between each other. Second
and a third board, of which at least two or more, for example, the second and third boards 2 and 3, are formed of flexible printed wiring boards, and the board 1 of the lamp 1
It is formed from an ordinary printed wiring board. 6
are, for example, m, for example, 16 xIFll electrode wires arranged in parallel to extend in the X-axis direction on the first substrate 1 (particularly on its top surface), and 7 is on the second substrate 2 (particularly on its bottom surface). ) are arranged in parallel so as to extend in the Y-axis direction, and are arranged perpendicularly to the X811w1 polar line 6 with a gap 4 interposed therebetween.
These electrode lines 6 and 7 are formed by etching or printing means. For example, m7 8 is arranged in parallel by printing means or the like so as to extend in the X-axis direction on the second substrate 2 on the opposite side to the arrangement surface of the Y-axis electrode housing 7 (that is, on the upper surface of the second substrate 2). For example, the auxiliary X-axis wires 8 are made of four trees, and each of the auxiliary X-axis wires 8 has a predetermined number of, for example, four X-axis
It is formed wide to accommodate the in particular,
As shown in the second factor, for each of the 16 XIl[Ill electrolyzed wires 6, the symbols 61, 62. ..., 616 and the code 81.82.85 m84 is attached to each of the four auxiliary X @ electrode wires 8 as shown in Fig. 3, the auxiliary X
The axis electrode gauze 81 corresponds to the xI111 electrode lines 61 to 64, and the other auxiliary X-axis polar lines 82, 85, and 84 correspond to XIII
I electrode #65~68.69~/)+? , 61! 1
to 616, respectively. 9 is on the third substrate 3 (
In particular, the auxiliary Xe1! For example, n' auxiliary Y-axis polar lines 9 are provided by a printing means or the like so as to be orthogonal to the y-axis ua through a gap 5, and each auxiliary YM polar line 9 has a predetermined number of lines. For example, four barrels each on the Y axis F
It is formed wide so as to correspond to 7. Specifically, as shown in FIG. 2, codes 71, 72 . ..., 716, and rf numbers 91, 92.9s, and 9m are attached to each of the four auxiliary Y axes 1ff [lj 9 as shown in Fig. 3, the auxiliary Y@ hyperpolar line 91 corresponds to Y-axis Ryugoku wires 71 to 74, and other auxiliary Y1 [Ill electrode wires 92, 93.94 correspond to Y-axis
Fine electrode wire 75-7a, 7 9-7 12.7+s-71
6 respectively. Therefore, the X-axis load lFM
Lines 61-61bMISukeXmNlfMtlB 1-84
By extracting one tree from each group that corresponds to each group and combining them, we can divide them into four groups each containing four trees.
Sor4X-axis WJAIAWHs A, 6 B, 6
0.

6Dを夫々に対応して設けられた第1の信号線10a、
10b、10o、1rldに接続せしめている。また、
Y軸重′柩線71〜716は補助Y軸重極線91〜94
に夫々対応した各グ〃−プから1本ずつ抽出して組合せ
ることにより4本ずつを1群とした4群に区分され、そ
の各Y@19E極線群7A、7B、70,7Dを夫々に
対応して設けられた第2の信号M118.11b、11
0,11dに接続せしめている。さらに、補助XmWI
FIM線81.82.83.84を夫々に対応して設け
られた第3の信号線12a、12b、12o、12dに
接続すると共に、補助Y軸電i線?1,92゜9s、9
aを夫々に対応して設けられた第4の信号線13a、1
3b、130,13dR:接続セシらスペーサ17によ
って第1の基板1.第2の基板2間の空隙4並びに第2
の基板2.第3の基板3間の空隙5が夫々保持される。
A first signal line 10a provided corresponding to 6D,
10b, 10o, and 1rld. Also,
Y-axis heavy pole lines 71 to 716 are auxiliary Y-axis heavy pole lines 91 to 94
By extracting one wire from each group corresponding to each group and combining them, it is divided into four groups of four wires each, and each Y@19E polar wire group 7A, 7B, 70, 7D is Second signals M118.11b and 11 provided corresponding to each other
0 and 11d. Furthermore, the auxiliary XmWI
The FIM lines 81, 82, 83, and 84 are connected to corresponding third signal lines 12a, 12b, 12o, and 12d, and the auxiliary Y-axis electric i-line? 1,92°9s, 9
fourth signal lines 13a, 1 provided corresponding to a.
3b, 130, 13dR: Connected to the first substrate 1 by the spacer 17. The gap 4 between the second substrate 2 and the second
Substrate 2. The gaps 5 between the third substrates 3 are respectively maintained.

そして、以上述べた第1〜第3の基板1〜3.x軸重極
線6.Y軸Wt極線7.補助xI1111電極線8.補
助Y軸電極線9、第1の信号線IQ8〜10d、第2の
信号線11 a 〜11 d 、第3’)信号線12a
 〜12d。
And the first to third substrates 1 to 3 described above. x-axis heavy pole line6. Y-axis Wt polar line 7. Auxiliary xI1111 electrode wire8. Auxiliary Y-axis electrode line 9, first signal lines IQ8 to 10d, second signal lines 11a to 11d, 3') signal line 12a
~12d.

第4の信号線13a〜13dによってマトリックススイ
ッチ14が構成されている。
A matrix switch 14 is configured by the fourth signal lines 13a to 13d.

電気的接続関係を示す第4図において、15けマイクロ
コンピュータで、その出力端子Qao 。
In FIG. 4, which shows electrical connections, a 15-digit microcomputer is connected to its output terminal Qao.

Qal、Qa2.Qasが夫々第1の信号線10a、1
0b、10o、10dli!:接続されていると共に、
出力端子Qho 、Qbl、Qbz 、Qbsが夫々第
5の信号線12B、12b、12e、12dに接続され
ており、また、入力端子Pan 。
Qal, Qa2. Qas is the first signal line 10a, 1, respectively.
0b, 10o, 10dli! :Connected and
Output terminals Qho, Qbl, Qbz, and Qbs are connected to fifth signal lines 12B, 12b, 12e, and 12d, respectively, and an input terminal Pan.

Pa1.Pa2.Pasが夫々第2の信号線11a、1
1b、11o、11dに接続されテイルと共に、入力端
子Pbo 、Pb1.Pbz 、Phsが夫々第4の信
号m13at13b、130913dに接続されている
。そして、第2.第4の信号[11a〜11d 、 1
 、!i a 〜15dは夫It 7” 7L/ダウン
抵抗16を各別に介してアースされている。
Pa1. Pa2. Pas are the second signal lines 11a and 1, respectively.
1b, 11o, 11d and input terminals Pbo, Pb1 . Pbz and Phs are connected to fourth signals m13at13b and 130913d, respectively. And the second. Fourth signal [11a to 11d, 1
,! ia to 15d are grounded through respective down resistors 16.

次に上記構成の作用についてマイクロコンピュータ15
の制御内容を示す第5図も参照しながら説明する。尚、
!P、5図には、マイクロコンピュータ15によるマト
リックススイッチ140オン状態読み取りのためのサブ
ルーチンがフローチャートによって示されている。さて
、マイクロコンピュータ15の出力端子Qao〜Qa3
及びQb。
Next, regarding the operation of the above configuration, the microcomputer 15
This will be explained with reference to FIG. 5, which shows the control details. still,
! A subroutine for reading the ON state of the matrix switch 140 by the microcomputer 15 is shown in a flowchart in FIG. Now, the output terminals Qao to Qa3 of the microcomputer 15
and Qb.

〜Qbsからは、夫☆出力端子Qao及びQbaの出力
を最下位ビットとした4ビツトのスキャニング信号Sa
及びsbがrf)001 J−rllQlo」→r01
00J→rIQtlOJの順にサイクリックに出力され
る構成になっており、マイクロコンピュータ15は、ま
ず第5図に示すrスタンバイ」行程印並びにこれに引続
く「スタンバイ」行程(ロ)において夫々roO[)1
Jなるスキャニング信号S+a及びSbを出力可能な状
卯を呈すると共に、次の「出力」行程(ハ)において上
記スキャニング信号Saを出力し、さらに次のr出力」
行程に)においてスキャニング信号Sbを出力する。す
ると、第1の信号線10a及び第3の信号線12a i
2:夫々「1」レベV信号が与えられると共に、@1の
信号線10 h 、 10 o 、 10 (l及び第
3の信号線12b、120.12dに夫々rOJレペμ
信号が与えられるため、x@111!極線61,65゜
69.613及び補助xItQNt核g 81が夫々ハ
イレベルを呈するようになる。このとき、第3の基板3
0所定部位が押圧されてとの第3の基板5及び第2の3
板2が変形され、以て例えばX軸Wl柩線6誌とY@電
極線73との間並びに補助X軸重極ll11!82と補
助Y@wt極線91との間が夫々互に接触されていた場
合には、前述した如くハイレベ〃を呈したXIQfI電
極線61,65./、9,615及び補助X@電極ta
81に対してはY軸重極線71〜716及び補助Y@[
極線91〜94が全て非接触状痩にあるため、第2及び
第4の信号線11a〜11d及び13a 〜13dから
アースレベルに対応した「0」レベル信号が夫々出力さ
れる3しかして、マイクロコンピュータ15は、出力行
程に)後の「入力」行程(ホ)において、第2及び第4
の信号線11a 〜11d及び13a 〜13dからの
信号を夫々4ビツトのデータ信号BC,8d(入力端子
Pao 、Pboの各入力が最下位ビットである)とし
て読み込んだ後に判別行程(へ)へ移行する。この判別
行程(へ)では、「出力」行程(ハ)、に)において出
力したrooolJなるスキャニング信号8a、8bに
対応したX軸wt極線(この場合にはX@電極線61,
65,6p、l、1s)及び補助X@*極線(とり場合
には補助X軸重極線81)に対して夫々Y軸電IM線7
1〜716及び補助Y軸重極線91〜94が共に接触さ
れているか否かをデータ信号Be、8d双方に「1」の
ビットが含まれているか否かによって判別する。そして
、このときにはデータ信号So 、Sdが双方共に「口
000」であるためjNOJと判別される。
~Qbs outputs a 4-bit scanning signal Sa whose lowest bit is the output of the output terminals Qao and Qba.
and sb is rf)001 J-rllQlo”→r01
The microcomputer 15 first outputs roO[) in the order of 00J→rIQtlOJ at the r standby" step shown in FIG. 5 and the subsequent "standby" step (b). 1
J scanning signals S+a and Sb can be output, and in the next "output" step (c), the scanning signal Sa is output, and the next "r output"
The scanning signal Sb is output in step ). Then, the first signal line 10a and the third signal line 12a i
2: "1" level V signal is given to each signal line 10h, 10o, 10(l) and third signal line 12b, 120.
Since the signal is given, x@111! The polar lines 61, 65°69.613 and the auxiliary xItQNt nucleus g81 each exhibit a high level. At this time, the third substrate 3
0 The third substrate 5 and the second 3 when the predetermined portion is pressed
The plate 2 is deformed, so that, for example, the X-axis Wl rectangular wire 6 and the Y@ electrode wire 73 and the auxiliary X-axis heavy pole ll11!82 and the auxiliary Y@wt polar wire 91 come into contact with each other. If the XIQfI electrode wires 61, 65 . /, 9,615 and auxiliary X@electrode ta
For 81, Y-axis heavy pole lines 71 to 716 and auxiliary Y@[
Since the polar wires 91 to 94 are all in a non-contact state, "0" level signals corresponding to the ground level are output from the second and fourth signal lines 11a to 11d and 13a to 13d, respectively3. In the "input" step (e) after the output step), the microcomputer 15
After reading the signals from the signal lines 11a to 11d and 13a to 13d as 4-bit data signals BC and 8d (each input of input terminals Pao and Pbo is the least significant bit), the process moves to the determination step (to). do. In this discrimination step (c), the X-axis wt polar line (in this case, the X@electrode line 61,
65, 6p, l, 1s) and the auxiliary
It is determined whether or not both of the data signals Be and 8d include a bit of "1". At this time, since both the data signals So and Sd are "000", they are determined to be jNOJ.

判別行程(へ)で「NO」と判別された場合には判別行
程(ハ)ヘジャンプし、この判別行程(イ)ではスキャ
ニング信号sbがrloooJか否かを判別するが、こ
の場合にはスキャニング信号sbが「0001」である
からrNOJと判別され、次のrシフト」行程(す)へ
移行する。この「シフト」行程(す)では、スキャニン
グ信号sbにおける「1」に対応したビットを左方へ1
段階シフトするものであり、従ってこの場合にはスキャ
ニング信号sbがrool 0Jに変更され、この後に
「出力」行程に)へ戻されて上記r0010Jなるスキ
ャニング信号sbが出力端子Qbo 、Qb1eQb2
tQb5から出力される。すると第3の信号線12bに
「1」レベル信号が与えられて補助X軸!極線82がハ
イレベルを呈するため、この補助X@電極線82に接触
された補助y@a極線91がハイレベルを呈するように
なり、結果的に次の「入力」行程(ホ)ではroool
Jなるデータ信$8dが読み込まれる。しかしながら、
この時点では他のデータ信号Beが依然としてrooo
OJであるため、判別行程(へ)でけ「NO」と判別さ
れる。そして、この後には、判別行程(ト)→rシフト
」行程(す)→「出力」行程に)→「入力」行程(ホ)
→判別行程(へ)→判別行程(イ)の順にサイクリック
にプログラムが実行され、最終的に判別行程(イ)でj
YE8Jとなった場合(スキャニング信号Sbがrlo
ooJまでシフトされた場合)には判別行程(杓へ移行
される。との判別行程体)ではスキャニング信号8aが
rl 000Jか否かを判別するが、この場合にはスキ
ャニング信号Saがroool Jであるから「NO」
と判別され、次の「シフト」行程に)へ移行する。この
rシフト」行程に)では、スキャニング信号8aにおけ
るrIJに対応したビットを左方へ1段階シフトするも
のであり、従ってこの場合にはスキャニング信号8aが
rooloJに変更され、この後には「スタンバイ」行
程(ロ)へ戻される。とのため、r出力」行程e→にお
いて「0010」なるスキャニング信号8aが出力端子
QaO,Qa1.Qa2.Qaxから出力されると共に
、「出力」行程に)においてroO(M Jなるスキャ
ニング信号811が出力端子Q b o e Q b1
*Qbz 、Qbsから出力される。すると、X細電極
線62,66.610,614がハイレベルを呈するた
め、X@電極線66に接触されたY@電極線7sがハイ
レベルを呈するようになり、結果的に次の入力行程(ホ
)ではrolooJなるデータ信号SOが読み込まれる
ようになるが、この時点では他のデータ信号Sdが前述
から理解されるようにrooooJであるため、判別行
程(へ)で「NO」と判別される。そして、この後にお
いて判別行程(イ)→「シフト」行程(す)→r高出力
行程に)が実行されてrooloJなるスキャニング信
号sbが出力されると、データ信号8dがrooolJ
に変わるため次の「入力」行程(ハ)ではrolooJ
なるデータ信号So及びroool Jなるデータ信号
8dが読み込まれる。従って、次の判別行程(へ)では
、データ信号So 、8dの双方に「1」のビットが含
まれるためjYE8Jと判別され、「演算」行程(ト)
へ移行する。との「演算」行程(ト)では、前述の如く
読み込んだデータ信号So 、 8d並びにこの時点の
スキャニング信号8a、8bに基ツく演算によってマト
リックススイッチ14のスイッチング位置を演算する。
If the determination is "NO" in the determination step (H), the process jumps to the determination step (C), and in this determination step (A), it is determined whether the scanning signal sb is rloooJ or not. Since sb is "0001", it is determined to be rNOJ, and the process moves to the next "r shift" step. In this "shift" step, the bit corresponding to "1" in the scanning signal sb is shifted to the left by 1.
Therefore, in this case, the scanning signal sb is changed to rool 0J, and then returned to the "output" step), and the scanning signal sb r0010J is sent to the output terminals Qbo, Qb1eQb2.
It is output from tQb5. Then, a "1" level signal is given to the third signal line 12b, and the auxiliary X-axis! Since the polar wire 82 exhibits a high level, the auxiliary y@a polar wire 91 that is in contact with this auxiliary X@ electrode wire 82 comes to exhibit a high level, and as a result, in the next "input" step (e) roool
Data signal J $8d is read. however,
At this point, other data signals Be are still rooo.
Since it is OJ, it is determined as "NO" in the determination step (to). After this, the discrimination process (g) → r shift' process (su) → the 'output' process) → the 'input' process (e)
The program is executed cyclically in the order of → discrimination process (to) → discrimination process (a), and finally in the discrimination process (a)
If YE8J (scanning signal Sb is rlo
In the discrimination process (shifted to the ladle), it is determined whether the scanning signal 8a is rl 000J or not. Because there is, “NO”
It is determined that this is the case, and the process moves to the next "shift" process. In this "r shift" step), the bit corresponding to rIJ in the scanning signal 8a is shifted one step to the left. Therefore, in this case, the scanning signal 8a is changed to rooloJ, and after this, the "standby" Returned to process (b). Therefore, in the "r output" step e→, the scanning signal 8a of "0010" is output to the output terminals QaO, Qa1 . Qa2. At the same time as being output from Qax, in the "output" process), the scanning signal 811 called roO (M
*Qbz, output from Qbs. Then, since the X thin electrode wires 62, 66, 610, and 614 exhibit a high level, the Y@electrode wire 7s that is in contact with the X@electrode wire 66 comes to exhibit a high level, and as a result, the next input step In (e), the data signal SO called rolooJ is read, but at this point, the other data signal Sd is rooooJ as understood from the above, so it is determined as "NO" in the determination step (e). Ru. After this, when the discrimination process (a) → "shift" process (su) → r high output process) is executed and the scanning signal sb rooloJ is output, the data signal 8d is changed to rooolJ.
rolooJ in the next "input" step (c).
The data signal So and the data signal 8d called roool J are read. Therefore, in the next determination step (to), since both data signals So and 8d contain a "1" bit, it is determined to be jYE8J, and the "operation" step (to) is performed.
Move to. In the "calculation" step (g), the switching position of the matrix switch 14 is calculated based on the data signals So and 8d read in as described above and the scanning signals 8a and 8b at this point in time.

即ち、rODloJなるスキャニング信号8aによって
x @W W線62.66.610,614の何れかで
スイッチングが行なわれていることが分かると共に、「
0010」なるスキャニング信号sbによって補助X軸
!l!極線82に対応したX軸重極M65#66t67
.68の何れかでスイッチングが行なわれている仁とが
分かるから、結果的にX軸重極線66でスイッチングが
行なわれていることを判定できる。また、rolooJ
なるデータ信号Soによつ”’CY@11WM線7s、
77.711.71sの何れかでスイッチングが行なわ
れていることが分かると共に、rooolJなるデータ
信号Sdによって補助Y@電極線91に対応したY軸重
極線71.72,73.74の何れかでスイッチングが
定できる。
That is, it can be seen that switching is performed on either of the x@W W lines 62, 66, 610, 614 by the scanning signal 8a rODloJ, and
Auxiliary X-axis by scanning signal sb "0010"! l! X-axis heavy pole M65#66t67 corresponding to polar line 82
.. 68, it can be determined that switching is being performed at the X-axis heavy pole line 66. Also, rolooJ
According to the data signal So"'CY@11WM line 7s,
77.711.71s, and the Y-axis heavy pole line 71.72 or 73.74 corresponding to the auxiliary Y@electrode line 91 is determined by the data signal Sd rooolJ. Switching can be determined by

このようにしてマトリックススイッチ14のスイツチン
グ位置の判定が行なわれた後には、判別行程(イ)→「
シフト」行程(す)→「出力」行程に)→「入力」行a
(ホ)→判別行程(へ)→判別行程(ハ)の顕にサイク
リックにプログラムが実行されると共に、判別行程(イ
)でjYEsJと判別されたときには、さらに判別行程
0)、「シフト」行程QO1「スタンバイ」行程(ロ)
、「出力」行程(ハ)を経てサイクリックにプログラム
が実行され、最終的に判別行程に)でjYEsJと判別
された場合(スキャニング信号8aがrIQOOJ−j
でシフトされた場合)に、マトリックススイッチ140
オン状態読み取りのための1回分のサブルーチンの実行
が終了される。
After the switching position of the matrix switch 14 has been determined in this way, the determination process (a) → "
Shift” process (su) → “output” process) → “input” line a
The program is executed cyclically from (e) to discrimination process (to) to discrimination process (c), and when jYEsJ is determined in discrimination process (a), further discrimination process 0) and "shift" are executed. Process QO1 “Standby” process (b)
, the program is executed cyclically through the "output" step (c), and finally in the determination step), if it is determined as jYEsJ (scanning signal 8a is rIQOOJ-j
), the matrix switch 140
Execution of one subroutine for reading the on state is completed.

上記した本実施例によれば、マトリックススイッチ14
に接続される信+)線として、第1乃至第4の信号線1
0a〜10de11 a〜11d、12a 〜12d、
15a 〜15dの合計16本を設けるだけで良く、従
来構成(X@[極線及びY軸ff?ai<線が夫々16
木の場合、従来では合計32本の信号線が必要)より信
号線数を大幅に減らすととができる。斯ような信号線数
の減少度合は、X軸重極線及びYIl[th電極線数が
増えるのに応じて(換言すればマトリックススイッチの
スイッチセグメントが増えるのに応じて)顕著になるも
のであり、その実例を第6図に示す。
According to this embodiment described above, the matrix switch 14
The first to fourth signal lines 1
0a-10de11 a-11d, 12a-12d,
It is only necessary to provide a total of 16 lines from 15a to 15d, and the conventional configuration (X@[polar line and Y axis ff?ai< line is 16 lines each)
In the case of wood, the number of signal lines can be significantly reduced compared to the conventional method, which requires a total of 32 signal lines. The degree of decrease in the number of signal lines becomes more noticeable as the number of X-axis pole lines and YIl[th electrode lines increases (in other words, as the number of switch segments of the matrix switch increases). An example is shown in Figure 6.

尚、上記実施例において、第2の基板2を2層構造に形
成して各層の基板上にY軸重極線7.補助X軸重極線8
を設ける構成としても良い。
In the above embodiment, the second substrate 2 is formed to have a two-layer structure, and the Y-axis heavy pole line 7 is formed on each layer of the substrate. Auxiliary X-axis heavy pole line 8
It is also possible to have a configuration in which

本発明によれば以上の説明によって明らかなように、X
軸!i線及びY@!I!極線を空隙を介して直交配列し
て成るマトリックススイッチにおりて、必要とする信号
線数を減少させることができ、以て信号#!ア配線処理
の簡単化を図り得ると共に、その信号線の配線スペース
を小になし得て全体が大形化する虞がなくなる等の優れ
た効果を奏することができる。
According to the present invention, as is clear from the above description,
shaft! i line and Y@! I! By using a matrix switch in which polar wires are orthogonally arranged with gaps in between, the number of required signal wires can be reduced, and the signal #! It is possible to achieve excellent effects such as simplifying the signal wiring process, reducing the wiring space for the signal lines, and eliminating the risk of increasing the overall size.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の−!i!施例を示すもので、第1図は要
部の縦断面図、第2図はX@電極線及びY軸重Wi線の
配置関係を示す平面図、第3図は補助X軸重極線及び補
助Y軸a極線の配置関係を示す平面図、第4図はWl欠
的構成を示す図、第5図は作用説明用のフローチャート
、t46図は従来構成との差異を説明するための図であ
る。 図中、1は第1の基板、2は第2の基板、3は第3の基
板、4.5は空隙、6(61〜616)1’iXmW、
FM線、7(71〜716)はY111!!m、II、
8(81〜84)は補助xmmwm、9(91〜94)
は補助Y*11111!極線、10&〜10aは第1の
信9線、11a〜11dは第2の信号線、126〜12
dは第3の信号線、13a 〜13dは第4の信9jl
A、14はマトリックススイッチである。 出願人   株式会社東海理化電機製作所第 1 図 4 第2図 第 5 図 スタート スヘヤニンク゛イ8号Sat ’000 tJ L: t −/ h J 6    
(イ)スヘヤニンク゛イ畠号sbt ・。。。1ヨ+:tyktう  。) スヘヤニンσ′イ色号S a  (、、)を出力オる スキャニンク゛信号sb 1出力ロ    (:) データ信号5c−3”−<ホ) 読み込も NO・  −(″) h方に「1」のヒ′−,トか・ 7(X5か? マトリ−7グススイl+のスイッ+ ト)ンク・位置乞
う寅算オる [−一一一一一] 特開昭59−128717(7) 第6図
The drawings are of the present invention! i! Fig. 1 is a vertical sectional view of the main part, Fig. 2 is a plan view showing the arrangement relationship of the X@ electrode wire and the Y-axis weight Wi line, and Fig. 3 is the auxiliary X-axis weight Wi line. FIG. 4 is a diagram showing the Wl-deficient configuration, FIG. 5 is a flowchart for explaining the operation, and FIG. t46 is a plan view for explaining the difference from the conventional configuration. It is a diagram. In the figure, 1 is the first substrate, 2 is the second substrate, 3 is the third substrate, 4.5 is the air gap, 6 (61 to 616) 1'iXmW,
FM line, 7 (71-716) is Y111! ! m, II,
8 (81-84) is auxiliary xmmwm, 9 (91-94)
is auxiliary Y*11111! Polar wires, 10&~10a are the first signal lines, 11a~11d are the second signal lines, 126~12
d is the third signal line, 13a to 13d are the fourth signal line 9jl
A, 14 is a matrix switch. Applicant: Tokai Rika Denki Seisakusho Co., Ltd. No. 1 Figure 4 Figure 2 Figure 5
(a) Sukhyaninkui Hatake sbt. . . 1yo+: tyktu. ) Scanning signal sb that outputs the scanning signal sb 1 output lo (:) Data signal 5c-3"-<E) Reading is also NO・-(") "1" in the h direction 7 (X5? Matri-7 gas switch l+ switch) Click position request [-11111] JP-A-59-128717 (7) Figure 6

Claims (1)

【特許請求の範囲】 1、 互の間に夫々空隙が存するように平行配置され少
なくとも互に隣り合う2以上が可撓性を備えた第1.第
2及び第3の基板と、前記第1の基板上若しくは第2の
基板上にX軸方向へ延びるように平行配列されたm本の
XllllllWm線と、前記第2の基板上若しくは第
1の基板上に前記X細電極線と前記空隙を介して直交配
列となるように平行配列された1本のY@!l!極線と
、前記第2の基板における前記W極線配列面と反対側の
卯若しくは第3の基板上にX軸方向へ延びるように平行
配列され夫々所定本数のX@電極線と対応するように形
成されたm′本(但し、m’ (m )の補助x1[1
llWIt極線と、前記@3の基板上若しくは第2の基
板における前記tIlfM線配列面と反対側の面に前記
補助X細電極線と前記空隙を介して直交配列となるよう
に平行配列され夫々所定本数のy@w極線と対応(1) するように形成、されたn′本(但し、n’(n)の補
助Y細電極線とを具備し、前記X細電極線を前記補助x
 si w i線に夫4対応した各グ々−プから1本ず
つ抽出して組合せることにより複数群に区分すると共に
その各群を夫々に対応して設けdれた第1の信号線に接
続し、前記Y軸重極線を前記補助Y軸Wi線に夫々対応
した各グV−プから1本ずつ抽出して組合せることによ
り複数群に区分すると共にその各群を夫々に対応して設
けられた第2の信号線に接続し、前記補助X細電極線を
夫々に対応して設けられた第3の信号線に接続し、前記
補助Y軸重極線を夫々に対応して設けられた第4の信を
線に接続したことを特徴とするマトリックススイッチ。
[Claims] 1. At least two or more adjacent parts are arranged in parallel so that gaps exist between each other, and at least two or more parts are flexible. second and third substrates, m XllllllWm lines arranged in parallel to extend in the X-axis direction on the first substrate or the second substrate, One Y@! is arranged in parallel on the substrate so as to be orthogonal to the X thin electrode wire through the gap. l! The polar wires are arranged in parallel so as to extend in the X-axis direction on the second substrate or the third substrate on the opposite side to the W polar line arrangement surface, and correspond to a predetermined number of X@electrode wires, respectively. m' pieces (however, m' (m ) auxiliary x1 [1
The llWIt polar line and the auxiliary X-fine electrode line are arranged in parallel on the @3 substrate or on the surface of the second substrate opposite to the tIlfM line arrangement surface in a perpendicular arrangement through the gap, respectively. n'(n' (n) auxiliary Y thin electrode wires formed and formed so as to correspond (1) to a predetermined number of y@w polar wires, and the X thin electrode wires are x
By extracting one wire from each group corresponding to the I line and combining them, it is divided into a plurality of groups, and each group is connected to the first signal line provided correspondingly. and extracting the Y-axis heavy pole lines one by one from each group V-group corresponding to the auxiliary Y-axis Wi line and combining them to divide them into a plurality of groups, and each group corresponds to each other. the auxiliary X thin electrode wires are connected to third signal lines provided correspondingly, and the auxiliary Y-axis heavy pole lines are connected to the correspondingly provided third signal lines. A matrix switch characterized in that a fourth signal provided is connected to a line.
JP58004410A 1983-01-14 1983-01-14 Matrix switch Granted JPS59128717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58004410A JPS59128717A (en) 1983-01-14 1983-01-14 Matrix switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58004410A JPS59128717A (en) 1983-01-14 1983-01-14 Matrix switch

Publications (2)

Publication Number Publication Date
JPS59128717A true JPS59128717A (en) 1984-07-24
JPH0447933B2 JPH0447933B2 (en) 1992-08-05

Family

ID=11583538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58004410A Granted JPS59128717A (en) 1983-01-14 1983-01-14 Matrix switch

Country Status (1)

Country Link
JP (1) JPS59128717A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087325A (en) * 2007-09-28 2009-04-23 Au Optronics Corp Touch sensor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087325A (en) * 2007-09-28 2009-04-23 Au Optronics Corp Touch sensor device

Also Published As

Publication number Publication date
JPH0447933B2 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
CN1102295C (en) Integrated circuit having integral decoupling capacitor
EP0150304B1 (en) Transmission line terminator for off-chip driver
US20050161725A1 (en) Semiconductor component comprising an integrated latticed capacitance structure
MY117368A (en) A resistor and its manufacturing method
US4670661A (en) Battery backup circuit
US20070035018A1 (en) Mount for a programmable electronic processing device
JPS59128717A (en) Matrix switch
WO1998015039A1 (en) Connector for programmable logic controller having modifiable termination therefor
WO2000077827A3 (en) Low-inductance semiconductor component
US4120041A (en) Semiconductor device for use in an electronic apparatus having a plurality of circuit boards
US4658235A (en) Keyboard printed circuit film and method of fabrication
JPH09135058A (en) Printed wiring board
US4488016A (en) Membrane switch having crossing circuit conductors
SE9202943L (en) A method of mounting to a substrate of a TAB circuit, wherein the connections of the TAB structure are an electrically conductive connection pattern produced on a film strip and which is connected to the semiconductor circuit board of the TAB structure.
JPH0640181B2 (en) Liquid crystal display
US4959555A (en) Interconnection medium
JP2001015674A (en) Semiconductor device
JPH0119395Y2 (en)
JPH0234830Y2 (en)
JPS6223331B2 (en)
JPS5945558A (en) Device for processing dual type data
JPS6339732Y2 (en)
Kilby Origins of the Integrated Circuit
JPS60189528A (en) Keyboard switch
JPS59143355A (en) Semiconductor integrated circuit device