JPH0447933B2 - - Google Patents

Info

Publication number
JPH0447933B2
JPH0447933B2 JP58004410A JP441083A JPH0447933B2 JP H0447933 B2 JPH0447933 B2 JP H0447933B2 JP 58004410 A JP58004410 A JP 58004410A JP 441083 A JP441083 A JP 441083A JP H0447933 B2 JPH0447933 B2 JP H0447933B2
Authority
JP
Japan
Prior art keywords
axis electrode
auxiliary
signal
axis
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58004410A
Other languages
Japanese (ja)
Other versions
JPS59128717A (en
Inventor
Shigeru Kato
Minoru Kondo
Makoto Shibahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP58004410A priority Critical patent/JPS59128717A/en
Publication of JPS59128717A publication Critical patent/JPS59128717A/en
Publication of JPH0447933B2 publication Critical patent/JPH0447933B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Push-Button Switches (AREA)

Description

【発明の詳細な説明】 本発明は、X軸方向へ延びるように平行配列さ
れた複数本のX軸電極線とY軸方向へ延びるよう
に平行配列された複数本のY軸電極線とを空隙を
介して直交配列することにより構成されたマトリ
ツクススイツチに関する。
Detailed Description of the Invention The present invention includes a plurality of X-axis electrode lines arranged in parallel to extend in the X-axis direction and a plurality of Y-axis electrode lines arranged in parallel to extend in the Y-axis direction. This invention relates to a matrix switch configured by orthogonally arranging switches with gaps in between.

この種のマトリツクスイツチにあつては、従来
より、各X軸電極線及びY軸電極線毎に信号を入
出力させる構成になされていたため、上記各電極
線の総数に対応したきわめて多数の信号線を必要
とする問題点があり、このため、信号線の配線処
理が面倒になるばかりか、多大な配線スペースを
必要として全体の大形化を招く等の欠点があつ
た。
Conventionally, this type of matrix switch has been configured to input and output signals for each X-axis electrode line and each Y-axis electrode line, so a very large number of signals corresponding to the total number of each electrode line are required. There is a problem in that wires are required, which not only makes wiring the signal lines troublesome, but also requires a large amount of wiring space, resulting in an increase in overall size.

本発明は、上記事情に鑑みてなされたものであ
り、その目的は、必要とする信号線数を減少させ
ることができ、以て信号線の配線処理の簡単化を
図り得ると共に、その信号線の配線スペースを小
になし得て全体が大形化する虞がなくなる等の効
果を奏するマトリツクススイツチを提供するにあ
る。
The present invention has been made in view of the above circumstances, and an object thereof is to be able to reduce the number of required signal lines, thereby simplifying the wiring process of the signal lines, and to reduce the number of signal lines. To provide a matrix switch which has effects such as reducing the wiring space and eliminating the risk of increasing the overall size.

以下、本発明の一実施例について図面を参照し
ながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図乃至第3図において、1,2及び3は互
の間に夫々空隙4,5が存するように平行配置さ
れた第1、第2及び第3の基板であり、これらの
うち少なくとも2以上例えば第2及び第3の基板
2及び3が可撓性あるフレキシブルプリント配線
基板により形成され、第1の基板1は通常のプリ
ント配線基板により形成されている。6は例えば
第1の基板1上(特にはその上面)にX軸方向へ
延びるように平行配列されたm本たる例えば16本
のX軸電極線、7は第2の基板上(特にはその下
面)にY軸方向へ延びるように平行配列され以て
前記X軸電極線6に対し空隙4を介して直交配列
となるように設けられたn本たる例えば16本のY
軸電極線であり、これら各電極線6及び7はエツ
チング或は印刷手段等によつて形成されている。
8は例えば第2の基板2における前記Y軸電極線
7の配列面と反対面の面(即ち第2の基板2の上
面)にX軸方向へ延びるように印刷手段等により
平行配列されたm′本たる例えば4本の補助X軸
電極線であり、各補助X軸電極線8は夫々所定本
数たる例えば4本ずつのX軸電極線6と対応する
ように幅広に形成されている。具体的には、第2
図に示す如く16本のX軸電極線6の各々に対し符
号61,61,……616を付すと共に、第3図に示
す如く4本の補助X軸電極線8の各々に対し符号
1,82,83,84を付した場合、補助X軸電極
線81はX軸電極線61〜64に対応され、他の補
助X軸電極線82,83,84はX軸電極線65〜6
,69〜612,613〜616に夫々対応されている。
9は第3の基板3上(特にはその下面)にY軸方
向へ延びるように平行配列され以て前記補助X軸
電極線8に対し空隙5を介して直交配列となるよ
うに印刷手段等により設けられたn′本たる例えば
4本の補助Y軸電極線であり、各補助Y軸電極線
9は夫々所定本数たる例えば4本ずつのY軸電極
線7と対応するように幅広に形成されている。具
体的には、第2図に示す如く16本のY軸電極線7
の各々に対し符号71,72,……716を付すと共
に、第3図に示す如く4本の補助Y軸電極線9の
各々に対し符号91,92,93,94を付した場
合、補助Y軸電極線91はY軸電極線71〜74
対応され、他の補助Y軸電極線92,93,94
Y軸電極線75〜78,79〜712,713〜716
夫々対応されている。しかして、前記X軸電極線
1〜616は補助X軸電極線81〜84に夫々対応し
た各グループから1本ずつ抽出して組合せること
により4本ずつを1群とした4群に区分され、そ
の各X軸電極線群6A,6B,6C,6Dを夫々
に対応して設けられた第1の信号線10a,10
b,10c,10dに接続せしめている。また、
Y軸電極線71〜716は補助Y軸電極線91〜94
夫々対応した各グループから1本ずつ抽出して組
合せることにより4本ずつを1群とした4群に区
分され、その各Y軸電極線群7A,7B,7C,
7Dを夫々に対応して設けられた第2の信号線1
1a,11b,11c,11dに接続せしめてい
る。さらに、補助X軸電極線81,82,83,84
を夫々に対応して設けられた第3の信号線12
a,12b,12c,12dに接続すると共に、
補助Y軸電極線91,92,93,94を夫々に対応
して設けられた第4の信号線13a,13b,1
3c,13dに接続せしめている。また、17,
17は第1、第3の基板上1,3に印刷手段によ
り形成されたスペーサで、これらスペーサ17に
よつて第1の基板1、第2の基板2間の空隙4並
びに第2の基板2、第3の基板3間の空隙5が
夫々保持される。そして、以上述べた第1〜第3
の基板1〜3、X軸電極線6、Y軸電極線7、補
助X軸電極線8、補助Y軸電極線9、第1の信号
線10a〜10d、第2の信号線11a〜11
d、第3の信号線12a〜12d、第4の信号線
13a〜13dによつてマトリツクススイツチ1
4が構成されている。
In FIGS. 1 to 3, reference numerals 1, 2, and 3 indicate first, second, and third substrates arranged in parallel so that gaps 4 and 5 exist between them, and at least two of these For example, the second and third substrates 2 and 3 are formed of flexible printed wiring boards, and the first substrate 1 is formed of a normal printed wiring board. 6 is, for example, 16 X-axis electrode wires, which are m pieces arranged in parallel to extend in the X-axis direction, on the first substrate 1 (particularly on its top surface), and 7 is on the second substrate (particularly on its top surface). n (for example, 16 Y) electrodes are arranged in parallel to extend in the Y-axis direction (lower surface) and arranged orthogonally to the X-axis electrode wire 6 with a gap 4 interposed therebetween.
These are axial electrode wires, and each of these electrode wires 6 and 7 is formed by etching or printing means.
8 are arranged in parallel by printing means or the like on a surface of the second substrate 2 opposite to the surface on which the Y-axis electrode lines 7 are arranged (i.e., the upper surface of the second substrate 2) so as to extend in the X-axis direction. There are, for example, four auxiliary X-axis electrode lines 8, and each auxiliary X-axis electrode line 8 is formed wide so as to correspond to a predetermined number of, for example, four X-axis electrode lines 6. Specifically, the second
As shown in the figure, each of the 16 X-axis electrode lines 6 is labeled 6 1 , 6 1 , ... 6 16 , and each of the 4 auxiliary X-axis electrode lines 8 is labeled as shown in FIG. 3. When the symbols 8 1 , 8 2 , 8 3 , 8 4 are attached, the auxiliary X-axis electrode line 8 1 corresponds to the X-axis electrode lines 6 1 to 6 4 , and the other auxiliary X-axis electrode lines 8 2 , 8 3 correspond to the X-axis electrode lines 6 1 to 6 4 . , 8 4 is the X-axis electrode line 6 5 to 6
8 , 69 to 612 , and 613 to 616, respectively.
Printing means, etc. 9 are arranged in parallel on the third substrate 3 (particularly on the lower surface thereof) so as to extend in the Y-axis direction, and arranged orthogonally to the auxiliary X-axis electrode line 8 through the gap 5. n', for example, four auxiliary Y-axis electrode lines 9 are provided, and each auxiliary Y-axis electrode line 9 is formed wide so as to correspond to a predetermined number of Y-axis electrode lines 7, for example, four. has been done. Specifically, as shown in Fig. 2, 16 Y-axis electrode lines 7
7 1 , 7 2 , . . . 7 16 , and as shown in FIG . , the auxiliary Y-axis electrode line 9 1 corresponds to the Y-axis electrode lines 7 1 to 7 4 , and the other auxiliary Y-axis electrode lines 9 2 , 9 3 , and 9 4 correspond to the Y-axis electrode lines 7 5 to 7 8 , 79 to 712 , and 713 to 716 , respectively. Thus, the X-axis electrode lines 6 1 to 6 16 are extracted one by one from each group corresponding to the auxiliary X-axis electrode lines 8 1 to 8 4 , respectively, and combined to form a group of four. First signal lines 10a, 10 are divided into groups and provided corresponding to the respective X-axis electrode line groups 6A, 6B, 6C, 6D.
b, 10c, and 10d. Also,
The Y-axis electrode lines 7 1 to 7 16 are extracted one by one from each group corresponding to the auxiliary Y-axis electrode lines 9 1 to 9 4 and are combined into four groups of four lines each. , each Y-axis electrode line group 7A, 7B, 7C,
A second signal line 1 provided corresponding to 7D.
1a, 11b, 11c, and 11d. Furthermore, auxiliary X-axis electrode lines 8 1 , 8 2 , 8 3 , 8 4
A third signal line 12 provided corresponding to each
a, 12b, 12c, 12d, and
Fourth signal lines 13a , 13b, 1 are provided corresponding to the auxiliary Y-axis electrode lines 91, 92 , 93 , 94, respectively.
3c and 13d. Also, 17,
17 are spacers formed on the first and third substrates 1 and 3 by printing means, and these spacers 17 form a gap 4 between the first substrate 1 and the second substrate 2 as well as the second substrate 2. , the gap 5 between the third substrates 3 is maintained, respectively. And the first to third points mentioned above.
substrates 1 to 3,
d, the matrix switch 1 is connected by the third signal lines 12a to 12d and the fourth signal lines 13a to 13d.
4 are configured.

電気的接続関係を示す第4図において、15は
マイクロコンピユータで、その出力端子Qa0
Qa1,Qa2,Qa3が夫々第1の信号線10a,1
0b,10c.10dに接続されていると共に、出
力端子Qb0,Qb1,Qb2,Qb3が夫々第3の信号線
12a,12b,12c,12dに接続されてお
り、また、入力端子Pa0,Pa1,Pa2,Pa3が夫々
第2の信号線11a,11b,11c,11dに
接続されていると共に、入力端子Pb0,Pb1
Pb2,Pb3が夫々第4の信号線13a,13b,
13c,13dに接続されている。そして、第
2、第4の信号線11a〜11d,13a〜13
dは夫々プルダウン抵抗16を各別に介してアー
スされている。
In FIG. 4 showing the electrical connection relationship, 15 is a microcomputer, and its output terminals Qa 0 ,
Qa 1 , Qa 2 and Qa 3 are connected to the first signal lines 10a and 1, respectively.
0b, 10c, and 10d, and the output terminals Qb 0 , Qb 1 , Qb 2 , and Qb 3 are connected to the third signal lines 12a, 12b, 12c, and 12d, respectively, and the input terminal Pa 0 , Pa 1 , Pa 2 , and Pa 3 are connected to second signal lines 11a, 11b, 11c, and 11d, respectively, and input terminals Pb 0 , Pb 1 ,
Pb 2 and Pb 3 are connected to the fourth signal lines 13a, 13b, respectively.
13c and 13d. Then, second and fourth signal lines 11a to 11d, 13a to 13
d are grounded through separate pull-down resistors 16, respectively.

次に上記構成の作用についてマイクロコンピユ
ータ15の制御内容を示す第5図を参照しながら
説明する。尚、第5図には、マイクロコンピユー
タ15によるマトリツクススイツチ14のオン状
態読み取りのためのサブルーチンがフローチヤー
トによつて示されている。さて、マイクロコンピ
ユータ15の出力端子Qa0,Qa3及びQb0〜Qb3
らは、夫々出力端子Qa0及びQb0の出力を最下位
ビツトとした4ビツトのスキヤニング信号Sa及
びSbが「0001」→「0010」→「0100」→「1000」
の順にサイクリツクに出力される構成になつてお
り、マイクロコンピユータ15は、まず第5図に
示す「スタンバイ」行程(イ)並びにこれに引続く
「スタンバイ」行程(ロ)において夫々「0001」なる
スキヤニング信号Sa及びSbを出力可能な状態を
呈すると共に、次の「出力」行程(ハ)において上記
スキヤニング信号Saを出力し、さらに次の「出
力」行程(ニ)おいてスキヤニング信号Sbを出力す
る。すると、第1の信号線10a及び第3の信号
線12aに夫々「1」レベル信号が与えられると
共に、第1の信号線10b,10c,10d及び
第3の信号線12b,12c,12dに夫々
「0」レベル信号が与えられるため、X軸電極線
1,65,69,613及び補助Y軸電極線81
夫々ハイレベルを呈するようになる。このとき、
第3の基板3の所定部位が押圧されてこの第3の
基板3及び第2の基板2が変形され、以て例えば
X軸電極線66とY軸電極線73との間並びに補助
X軸電極線82と補助Y軸電極線91との間が夫々
互に接触されていた場合には、前述した如くハイ
レベルを呈したX軸電極線61,65,69,613
び補助X軸電極線81に対してはY軸電極線71
16及び補助Y軸電極線91〜94が全て非接触状
態にあるため、第2及び第4の信号線11a〜1
1d及び13a〜13dからアースレベルに対応
した「0」レベル信号が夫々出力される。しかし
て、マイクロコンピユータ15は、出力行程(ニ)後
の「入力」行程(ホ)において、第2及び第4の信号
線11a〜11d及び13a〜13dからの信号
を夫々4ビツトのデータ信号Sc,Sd(入力端子
Pa0,Pb0の各入力が最下位ビツトである)とし
て読み込んだ後に判別行程(ヘ)へ移行する。この判
別行程(ヘ)では、「出力」行程(ハ)、(ニ)において出力
した「0001」なるスキヤニング信号Sa,Sbに対
応したX軸電極線(この場合にはX軸電極線61
5,69,613)及び補助X軸電極線(この場合
には補助X軸電極線81)に対して夫々Y軸電極
線71〜716及び補助Y軸電極線91〜94が共に接
触されているか否かをデータ信号Sc,Sd双方に
「1」のビツトが含まれているか否かによつて判
別する。そして、このときにはデータ信号Sc,
Sdが双方共に「0000」であるため「NO」と判別
される。判別行程(ヘ)で「NO」と判別された場合
には判別行程(チ)へジヤンプし、この判別行程(チ)で
はスキヤニング信号Sbが「1000」か否かを判別
するが、この場合にはスキヤニング信号Sbが
「0001」であるから「NO」と判別され、次の
「シフト」行程(リ)へ移行する。この「シフト」行
程(リ)では、スキヤニング信号Sbにおける「1」
に対応したビツトを左方へ1段階シフトするもの
であり、従つてこの場合にはスキヤニング信号
Sbが「0010」に変更され、この後に「出力」行
程(ニ)へ戻されて上記「0010」なるスキヤニング信
号Sbが出力端子Qb0,Qb1,Qb2,Qb3から出力さ
れる。すると第3の信号線12bに「1」レベル
信号が与えられて補助Y軸電極線82がハイレベ
ルを呈するため、この補助X軸電極線82に接触
された補助Y軸電極線91がハイレベルを呈する
ようになり、結果的に次の「入力」行程(ホ)では
「0001」なるデータ信号Sbが読み込まれる。しか
しながら、この時点では他のデータ信号Scが依
然として「0000」であるため、判別行程(ヘ)では
「NO」と判別される。そして、この後には、判
別行程(チ)→「シフト」行程(リ)→「出力」行程(ニ)→
「入力」行程(ホ)→判別行程(ヘ)判別行程(チ)の順にサ
イクリツクにプログラムが実行され、最終的に判
別行程(チ)で「YES」となつた場合(スキヤニン
グ信号Sbが「1000」までシフトされた場合)に
は判別行程(ヌ)へ移行される。この判別行程(ヌ)では
スキヤニング信号Saが「1000」か否かを判別す
るが、この場合にはスキヤニング信号Saが
「0001」であるから「NO」と判別され、次の
「シフト」行程(ル)へ移行する。この「シフト」
行程(ル)では、スキヤニング信号Saにおける
「1」に対応したビツトを左方へ1段階シフトす
るものであり、従つてこの場合にはスキヤニング
信号Saが「0010」に変更され、この後には「ス
タンバイ」行程(ロ)へ戻される。このため、「出力」
行程(ハ)において「0010」なるスキヤニング信号
Saが出力端子Qa0,Qa1,Qa2,Qa3から出力され
ると共に、「出力」行程(ニ)において「0001」なる
スキヤニング信号Sbが出力端子Qb0,Qb1.Qb2
Qb3から出力される。すると、X軸電極線62
6,610,614がハイレベルを呈するため、X軸
電極線66に接触されたY軸電極線73がハイレ
ベルを呈するようになり、結果的に次の入力行程
(ホ)では「0100」なるデータ信号Scが読み込まれ
るようになるが、この時点では他のデータ信号
Sdが前述から理解されるように「0000」である
ため、判別行程(ヘ)で「NO」と判別される。そし
て、この後において判別行程(チ)→「シフト」行程
(リ)→「出力」行程(ニ)が実行されて「0010」なるス
キヤニング信号Sbが出力されると、データ信号
Sdが「0001」に変わるため次の「入力」行程(ホ)
では「0100」なるデータ信号Sc及び「0001」な
るデータ信号Sdが読み込まれる。従つて、次の
判別行程(ヘ)では、デーダ信号Sc,Sdの双方に
「1」のビツトが含まれるため「YES」と判別さ
れ、「演算」行程(ト)へ移行する。この「演算」行
程(ト)では、前述の如く読み込んだデータ信号Sc,
Sd並びにこの時点のスキヤニング信号Sa,Sdに
基づく演算によつてマトリツクススイツチ14の
スイツチング位置を演算する。即ち、「0010」な
るスキヤニング信号SaによつてX軸電極線62
6,610,614の何れかでスイツチングが行なわ
れていることが分かると共に、「0010」なるスキ
ヤニング信号Sbによつて補助X軸電極線82に対
応したX軸電極線65,66,67,68の何れかで
スイツチングが行なわれていることが分かるか
ら、結果的にX軸電極線66でスイツチングが行
なわれていることを判定できる。また、「0100」
なるデータ信号ScによつてY軸電極線73,77
11,715の何れかでスイツチングが行なわれて
いることが分かると共に、「0001」なるデータ信
号Sdによつて補助Y軸電極線91に対応したY軸
電極線71,72,74の何れかでスイツチングが
行なわれていることが分かるから、結果的にY軸
電極線73でスイツチングが行なわれていること
を判定できる。
Next, the operation of the above configuration will be explained with reference to FIG. 5, which shows the control contents of the microcomputer 15. Incidentally, FIG. 5 shows a flowchart of a subroutine for reading the ON state of the matrix switch 14 by the microcomputer 15. Now, from the output terminals Qa 0 , Qa 3 and Qb 0 to Qb 3 of the microcomputer 15, the 4-bit scanning signals Sa and Sb with the outputs of the output terminals Qa 0 and Qb 0 as the least significant bits are "0001". → “0010” → “0100” → “1000”
The microcomputer 15 first outputs the scanning signal "0001" in the "standby" step (a) and the subsequent "standby" step (b) shown in FIG. It is in a state where it can output signals Sa and Sb, and outputs the scanning signal Sa in the next "output" step (c), and further outputs the scanning signal Sb in the next "output" step (d). Then, a "1" level signal is given to the first signal line 10a and the third signal line 12a, respectively, and a "1" level signal is given to the first signal lines 10b, 10c, 10d and the third signal lines 12b, 12c, 12d, respectively. Since the "0" level signal is applied, the X-axis electrode lines 6 1 , 6 5 , 6 9 , 6 13 and the auxiliary Y-axis electrode line 8 1 each exhibit a high level. At this time,
A predetermined portion of the third substrate 3 is pressed and the third substrate 3 and the second substrate 2 are deformed. When the axis electrode line 8 2 and the auxiliary Y-axis electrode line 9 1 are in contact with each other, the X-axis electrode lines 6 1 , 6 5 , 6 9 , 6 exhibiting a high level as described above. 13 and the auxiliary X-axis electrode line 8 1 , the Y-axis electrode line 7 1 ~
7 16 and the auxiliary Y-axis electrode lines 9 1 to 9 4 are all in a non-contact state, so that the second and fourth signal lines 11a to 1
"0" level signals corresponding to the ground level are output from 1d and 13a to 13d, respectively. Thus, in the "input" step (e) after the output step (d), the microcomputer 15 converts the signals from the second and fourth signal lines 11a to 11d and 13a to 13d into 4-bit data signals Sc. , Sd (input terminal
After reading each input of Pa 0 and Pb 0 as the least significant bit, the process moves to the determination step (f). In this discrimination step (F), the X-axis electrode wire (in this case, the X-axis electrode wire 6 1 ,
6 5 , 6 9 , 6 13 ) and the auxiliary X-axis electrode line (in this case, the auxiliary X-axis electrode line 8 1 ), the Y-axis electrode lines 7 1 to 7 16 and the auxiliary Y-axis electrode lines 9 1 to It is determined whether or not both of the data signals Sc and Sd contain a "1" bit. At this time, the data signal Sc,
Since both Sds are "0000", it is determined as "NO". If the judgment is "NO" in the judgment step (F), the process jumps to the judgment step (H), and in this judgment step (H) it is judged whether the scanning signal Sb is "1000" or not. Since the scanning signal Sb is "0001", it is determined as "NO", and the process moves to the next "shift" step (re). In this "shift" process (li), "1" in the scanning signal Sb
It shifts the bit corresponding to
Sb is changed to "0010", after which the process returns to the "output" step (d), and the scanning signal Sb "0010" is outputted from the output terminals Qb 0 , Qb 1 , Qb 2 , and Qb 3 . Then, a “1” level signal is applied to the third signal line 12b and the auxiliary Y-axis electrode line 8 2 exhibits a high level, so that the auxiliary Y-axis electrode line 9 1 that is in contact with this auxiliary X-axis electrode line 8 2 comes to exhibit a high level, and as a result, data signal Sb of "0001" is read in the next "input" step (e). However, at this point, other data signals Sc are still "0000", so in the determination step (f), it is determined as "NO". After this, the determination process (H) → "Shift" process (R) → "Output" process (D) →
The program is executed cyclically in the order of "input" process (E) → discrimination process (F) and discrimination process (H), and finally when the result is "YES" in the discrimination process (H) (scanning signal Sb is "1000"). ”), the process moves to the determination step (nu). In this determination step (N), it is determined whether the scanning signal Sa is "1000" or not, but in this case, since the scanning signal Sa is "0001", it is determined as "NO", and the next "shift" step ( ). This "shift"
In the step (ru), the bit corresponding to "1" in the scanning signal Sa is shifted one step to the left. Therefore, in this case, the scanning signal Sa is changed to "0010", and after this, the bit corresponding to "1" is shifted to the left by one step. The machine is returned to the "standby" process (b). For this reason, the "output"
Scanning signal “0010” in process (c)
Sa is output from the output terminals Qa 0 , Qa 1 , Qa 2 , Qa 3 , and in the "output" step (d), the scanning signal Sb of "0001" is output from the output terminals Qb 0 , Qb 1 .Qb 2 ,
Output from Qb 3 . Then, the X-axis electrode wire 6 2 ,
Since 6 6 , 6 10 , and 6 14 exhibit a high level, the Y-axis electrode line 73 that is in contact with the X-axis electrode line 6 6 comes to exhibit a high level, and as a result, the next input step
In (e), the data signal Sc "0100" is read, but at this point other data signals
As understood from the above, since Sd is "0000", it is determined as "NO" in the determination step (f). After this, the discrimination process (H) → "Shift" process
(i)→When the "output" step (d) is executed and the scanning signal Sb "0010" is output, the data signal
Since Sd changes to "0001", the next "input" step (e)
Then, the data signal Sc of "0100" and the data signal Sd of "0001" are read. Therefore, in the next determination step (f), since both the data signals Sc and Sd contain a "1" bit, it is determined as "YES" and the process moves to the "calculation" step (g). In this "calculation" step (g), the data signal Sc read as described above,
The switching position of the matrix switch 14 is calculated based on Sd and the scanning signals Sa and Sd at this point in time. That is, the scanning signal Sa of "0010" causes the X-axis electrode line 6 2 ,
It can be seen that switching is performed at any one of 6 6 , 6 10 , and 6 14 , and the X-axis electrode line 6 5 , which corresponds to the auxiliary X-axis electrode line 8 2 by the scanning signal Sb "0010" Since it can be seen that switching is performed at any one of 6 6 , 6 7 , and 6 8 , it can be determined that switching is performed at the X-axis electrode line 6 6 . Also, "0100"
Y-axis electrode lines 7 3 , 7 7 ,
7 11 , 7 15 , and the Y-axis electrode line 7 1 , 7 2 , corresponding to the auxiliary Y-axis electrode line 9 1 is determined by the data signal Sd “0001”. Since it can be seen that switching is being performed in any one of the Y-axis electrode lines 7-4 , it can be determined that switching is being performed in the Y-axis electrode line 7-3 .

このようにしてマトリツウクスイツチ14のス
イツチング位置の判定が行なわれた後には、判別
行程(チ)→「シフト」行程(リ)→「出力」行程(ニ)→
「入力」行程(ホ)→判別行程(ヘ)→判別行程(チ)の順に
サイクリツクにプログラムが実行されると共に、
判別行程(チ)で「YES」と判別されたときには、
さらに判別行程(ヌ)、「シフト」行程(ル)、「スタ
ンバイ」行程(ロ)、「出力」行程(ハ)を経てサイクリ
ツクにプログラムが実行され、最終的に判別行程
(ヌ)で「YES」と判別された場合(スキヤニング
信号Saが「1000」までシフトされた場合)に、
マトリツクススイツチ14のオン状態読み取りの
ための1回分のサブルーチンの実行が終了され
る。
After the switching position of the matrix switch 14 has been determined in this way, the process goes through the determination process (H) → "shift" process (I) → "output" process (D) →
The program is executed cyclically in the order of "input" process (e) → discrimination process (f) → discrimination process (ch), and
When it is determined as “YES” in the determination process (H),
Furthermore, the program is executed cyclically through the discrimination process (N), the "shift" process (L), the "standby" process (B), and the "output" process (C), and finally the discrimination process.
If (nu) is determined as "YES" (when the scanning signal Sa is shifted to "1000"),
Execution of one subroutine for reading the ON state of matrix switch 14 is completed.

上記した本実施例によれば、マトリツクススイ
ツチ14に接続される信号線として、第1乃至第
4の信号線10a〜10d,11a〜11d、1
2a〜12d、13a〜13dの合計16本を設け
るだけで良く、従来構成(X軸電極線及びY軸電
極線が夫々16本の場合、従来では合計32本の信号
線が必要)より信号線数を減らすことができる。
斯ような信号線数の減少度合は、X軸電極線及び
Y軸電極線数が増えるのに応じて(換言すればマ
トリツクススイツチのスイツチセグメントが増え
るのに応じて)顕著になるものであり、その実例
を第6図に示す。
According to the present embodiment described above, the first to fourth signal lines 10a to 10d, 11a to 11d, 1
It is only necessary to provide a total of 16 wires, 2a to 12d and 13a to 13d, which reduces the signal wires from the conventional configuration (if there are 16 X-axis electrode wires and 16 Y-axis electrode wires, a total of 32 signal wires are required in the past). The number can be reduced.
The degree of decrease in the number of signal lines becomes more noticeable as the number of X-axis electrode lines and Y-axis electrode lines increases (in other words, as the number of switch segments of the matrix switch increases). , an example is shown in FIG.

尚、上記実施例において、第2の基板2を2層
構造に形成して各層の基板上にY軸電極線7、補
助X軸電極線8を設ける構成としても良い。
In the above embodiment, the second substrate 2 may have a two-layer structure, and the Y-axis electrode line 7 and the auxiliary X-axis electrode line 8 may be provided on each layer of the substrate.

本発明によれば以上の説明によつて明らかなよ
うに、X軸電極線及びY軸電極線を空隙を介して
直交配列して成るマトリツクスイツチにおいて、
必要とする信号線数を減少させることができ、以
て信号線の配線処理の簡単化を図り得ると共に、
その信号線の配線スペースを小になし得て全体が
大形化する虞がなくなる等の優れた効果を奏する
ことができる。
According to the present invention, as is clear from the above description, in a matrix switch in which an X-axis electrode line and a Y-axis electrode line are orthogonally arranged with a gap in between,
The number of required signal lines can be reduced, thereby simplifying the signal line wiring process, and
It is possible to achieve excellent effects such as reducing the wiring space for the signal lines and eliminating the risk of increasing the overall size.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示すもので、第1図
は要部の縦断面図、第2はX軸電極線及びY軸電
極線の配置関係を示す平面図、第3図は補助X軸
電極線及び補助Y軸電極線の配置関係を示す平面
図、第4図は電気的構成を示す図、第5図は作用
説明用のフローチヤート、第6図は従来構成との
差異を説明するための図である。 図中、1は第1の基板、2は第2の基板、3は
第3の基板、4,5は空隙、6(61〜616)は
X軸電極線、7(71〜716)はY軸電極線、8
(81〜84)は補助Y軸電極線、9(91〜94
は補助Y軸電極線、10a〜10dは第1の信号
線、11a〜11dは第2の信号線、12a〜1
2dは第3の信号線、13a〜13dは第4の信
号線、14はマトリツクススイツチである。
The drawings show one embodiment of the present invention, and FIG. 1 is a longitudinal cross-sectional view of the main part, FIG. A plan view showing the arrangement relationship of the axis electrode wire and the auxiliary Y-axis electrode wire, FIG. 4 is a diagram showing the electrical configuration, FIG. 5 is a flowchart for explaining the operation, and FIG. 6 is for explaining the difference from the conventional configuration. This is a diagram for In the figure, 1 is a first substrate, 2 is a second substrate, 3 is a third substrate, 4 and 5 are air gaps, 6 (6 1 to 6 16 ) are X-axis electrode lines, and 7 (7 1 to 7 16 ) is the Y-axis electrode wire, 8
(8 1 - 8 4 ) are auxiliary Y-axis electrode lines, 9 (9 1 - 9 4 )
are auxiliary Y-axis electrode lines, 10a to 10d are first signal lines, 11a to 11d are second signal lines, 12a to 1
2d is a third signal line, 13a to 13d are fourth signal lines, and 14 is a matrix switch.

Claims (1)

【特許請求の範囲】[Claims] 1 互の間に夫々空隙が存するように平行配置さ
れ少なくとも互に隣り合う2以上が可撓性を備え
た第1,第2及び第3の基板と、前記第1の基板
上若しくは第2の基板上にX軸方向へ延びるよう
に平行配列されたm本のX軸電極線と、前記第2
の基板上若しくは第1の基板上に前記X軸電極線
と前記空隙を介して直交配列となるように平行配
列されたn本のY軸電極線と、前記第2の基板に
おける前記電極線配列面と反対側の面若しくは第
3の基板上にX軸方向へ延びるように平行配列さ
れ夫々所定本数のX軸電極線と対応するように形
成されたm′本(但し、m′<m)の補助X軸電極
線と、前記第3の基板上若しくは第2の基板にお
ける前記電極線配列面と反対側の面に前記補助X
軸電極線と前記空隙を介して直交配列となるよう
に平行配列され夫々所定本数のY軸電極線と対応
するように形成されたn′本(但し、n′<n)の補
助Y軸電極線とを具備し、前記X軸電極線を前記
補助X軸電極線に夫々対応した各グループから1
本ずつ抽出して組合せることにより複数群に区分
すると共にその各群を夫々に対応して設けられた
第1の信号線に接続し、前記Y軸電極線を前記補
助Y軸電極線に夫々対応した各グループから1本
ずつ抽出して組合せることにより複数群に区分す
ると共にその各群を夫々に対応して設けられた第
2の信号線に接続し、前記補助X軸電極線を夫々
に対応して設けられた第3の信号線に接続し、前
記補助Y軸電極線を夫々に対応して設けられた第
4の信号線に接続したことを特徴とするマトリツ
クススイツチ。
1 first, second and third substrates arranged in parallel so that there are gaps between them, at least two or more adjacent to each other are flexible; m X-axis electrode lines arranged in parallel to extend in the X-axis direction on the substrate;
n Y-axis electrode lines arranged in parallel to the X-axis electrode line in a perpendicular arrangement on the first substrate or on the first substrate, and the electrode line arrangement on the second substrate. m' wires are arranged in parallel to extend in the X-axis direction on the surface opposite to the surface or on the third substrate, and are formed so as to correspond to a predetermined number of X-axis electrode wires (where m'<m). the auxiliary X-axis electrode wire, and the auxiliary
n' auxiliary Y-axis electrodes (where n'<n) are arranged in parallel so as to be orthogonal to each other through the axial electrode wire and the gap, and are each formed to correspond to a predetermined number of Y-axis electrode wires. and one wire from each group corresponding to the auxiliary X-axis electrode wire, respectively.
By extracting and combining the books one by one, they are divided into a plurality of groups, and each group is connected to a corresponding first signal line, and the Y-axis electrode line is connected to the auxiliary Y-axis electrode line, respectively. By extracting one wire from each corresponding group and combining them, the wires are divided into a plurality of groups, and each group is connected to a corresponding second signal wire, and the auxiliary X-axis electrode wires are connected to each other. A matrix switch characterized in that the auxiliary Y-axis electrode line is connected to a third signal line provided correspondingly to the auxiliary Y-axis electrode line, and the auxiliary Y-axis electrode line is connected to a fourth signal line provided correspondingly.
JP58004410A 1983-01-14 1983-01-14 Matrix switch Granted JPS59128717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58004410A JPS59128717A (en) 1983-01-14 1983-01-14 Matrix switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58004410A JPS59128717A (en) 1983-01-14 1983-01-14 Matrix switch

Publications (2)

Publication Number Publication Date
JPS59128717A JPS59128717A (en) 1984-07-24
JPH0447933B2 true JPH0447933B2 (en) 1992-08-05

Family

ID=11583538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58004410A Granted JPS59128717A (en) 1983-01-14 1983-01-14 Matrix switch

Country Status (1)

Country Link
JP (1) JPS59128717A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834862B2 (en) * 2007-09-28 2010-11-16 Au Optronics Corporation Touch sensor layout design

Also Published As

Publication number Publication date
JPS59128717A (en) 1984-07-24

Similar Documents

Publication Publication Date Title
EP0939444B1 (en) Access structure for high density read only memory
JPH07106422A (en) Semiconductor device
JPH0447933B2 (en)
JPH0626088B2 (en) Sheet-shaped switch element
US4450324A (en) Encoded keyboard switch
JPH0447934B2 (en)
US4935637A (en) Linear element array with wire bonding arrangement
JPH0338609B2 (en)
JPH06111642A (en) Method for reducing electromagnetic interference in laminated wire harness
JPH0640181B2 (en) Liquid crystal display
JP3040834B2 (en) Thermal print head
US20240192810A1 (en) Touch display panel and electronic terminal
JPS5935226A (en) Keyboard input circuit
JP2616540B2 (en) Sheet-shaped composite switch and manufacturing method thereof
JP2674313B2 (en) Mounting method on printed circuit board
JPS59128718A (en) Matrix switch
JP2594680B2 (en) Key matrix
CN112925452A (en) Touch electrode structure and capacitive touch system
JPH0737219Y2 (en) Key switch
JP3040364B2 (en) Strain gauge
JPS62180918A (en) Push-button switch
JPH07120239B2 (en) Tablet position detection method and device
JPH076579Y2 (en) Keyboard system
JP4106850B2 (en) Wiring structure
KR20140004970U (en) Bridge connection structure for signal transmission wiring of the touch panel