JPS59128718A - Matrix switch - Google Patents

Matrix switch

Info

Publication number
JPS59128718A
JPS59128718A JP58004411A JP441183A JPS59128718A JP S59128718 A JPS59128718 A JP S59128718A JP 58004411 A JP58004411 A JP 58004411A JP 441183 A JP441183 A JP 441183A JP S59128718 A JPS59128718 A JP S59128718A
Authority
JP
Japan
Prior art keywords
axis
terminals
group
lines
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58004411A
Other languages
Japanese (ja)
Inventor
茂 加藤
実 近藤
芝原 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP58004411A priority Critical patent/JPS59128718A/en
Publication of JPS59128718A publication Critical patent/JPS59128718A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、X軸方向へ延びるように平行配列された複数
本のX細電極線とY軸方向へ延びるように平行配列され
次複数本のY軸重極線とを空隙を介して直交配列するこ
とにより構成されたマトリックススイッチに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a plurality of X-thin electrode wires arranged in parallel to extend in the X-axis direction and a plurality of Y-axis heavy pole wires arranged in parallel to extend in the Y-axis direction. This invention relates to a matrix switch constructed by orthogonally arranging the following elements with gaps in between.

この種のマトリックススイッチにあっては、従来エリ、
各X軸Wc極線及びY軸重極線毎に信号を入出力させる
構成になされてbたため、北記各電極線の総数に対応し
たきわめて多数の信号線を必要とする問題点があり、こ
のため、信号線の配線処理が面倒になるばかりか、多大
な配線スペースを必要として全体の大形化を招く等の欠
点があった。
In this type of matrix switch, conventionally,
Since the configuration is such that signals are input/output for each X-axis Wc polar line and Y-axis heavy pole line, there is a problem that an extremely large number of signal lines corresponding to the total number of each electrode line are required. This not only makes wiring the signal lines troublesome, but also requires a large amount of wiring space, resulting in an increase in overall size.

本発明は、上記厚情に鑑みてなされたものであり、その
目的は、必要とする信号線数を減少させることができ、
以て信号線の配線処理の簡単化全図り得ると共に、その
信号線の配線スペースを小になし得て全体が大形化する
虞がなくなる等の効果を奏するマトリックススイッチを
提供するVCある。
The present invention has been made in view of the above-mentioned considerations, and its purpose is to reduce the number of required signal lines;
There is a VC that provides a matrix switch which has effects such as simplifying the wiring process of signal lines, reducing the wiring space for the signal lines, and eliminating the risk of the overall size increasing.

以下、本発明の第1実施例について第1図乃至@7図′
に参照しながら説明する。
Below, the first embodiment of the present invention will be explained with reference to Figs. 1 to 7'.
This will be explained with reference to.

第1図乃至第3図において、1及び2は互の間に空隙3
が存するように平行配置された第1の基板及び第2の基
板であり、これらのうち少なくとも一方例えば第2の基
板2が可撓性あるフレキシブルプリント配線基板により
形成され、第1の基板1は通常のプリント配線基板にエ
フ形成されて、いる、4il−X、第1の基板上にX軸
方向へ延びるように平行配列されたm組たる例えば16
組のX軸重極線で、各X軸重極線4に、夫々互に微小間
隔を存した複数本たる例えば2木のX軸単位平行線4a
、4bよジ成り、この場合、各X軸単位平行線4a、4
bはに個たる2個のグル−プに区分されている。5は第
2の基板2上にX軸方向へ延びるように平行配列され以
て前記X軸重極線4VC対し空隙3を介して直交配列と
なるように設けられたn組たる例えば16組のy@電極
線で、各Y軸重極線5は、夫々互VC微小間隔を存した
複数本たる例えば2木のY軸単位平行線5a15bより
成り、この場合、各Y軸単位平行線5a、5bは2個た
る2個のグlシー1に区分されている。6は第1の基板
1上に印刷手段vc L t)形成されたスペーサで、
このスペーサ6VCよって第1の基板1及び第2の基板
2間の空隙3が保持される。尚、スペーサ6に代えて、
少々くともXIl[Ih電極線4及びY軸重極線5の各
交点に孔を有したフィルムを設ける構成としても艮い。
In FIGS. 1 to 3, 1 and 2 are spaced 3 between each other.
A first substrate and a second substrate are arranged in parallel so that a For example, 16 m pairs are arranged in parallel to extend in the X-axis direction on the first board.
In the set of X-axis heavy pole lines, each X-axis heavy pole line 4 has a plurality of X-axis unit parallel lines 4a, for example, two trees, each having a minute interval from each other.
, 4b, in this case, each X-axis unit parallel line 4a, 4
b is divided into two groups. 5 are arranged in parallel on the second substrate 2 so as to extend in the X-axis direction, and are arranged perpendicularly to the X-axis pole line 4VC with a gap 3 interposed therebetween. In the y@electrode wire, each Y-axis heavy pole line 5 is composed of a plurality of Y-axis unit parallel lines 5a15b, for example, two trees, each having a mutually small VC interval, and in this case, each Y-axis unit parallel line 5a, 5b is divided into two groups 1. 6 is a spacer formed on the first substrate 1 by printing means vcLt);
The spacer 6VC maintains the gap 3 between the first substrate 1 and the second substrate 2. In addition, instead of spacer 6,
At least a structure in which a film having holes is provided at each intersection of the XIl[Ih electrode line 4 and the Y-axis heavy pole line 5 may be used.

一方、71.72・・・、716μ第1の基板1kVC
形成されたm個たる16個の第1X軸端子で、これら酊
IX軸端子71.72.・・・、716は各X軸′f!
/1.極線4の一方のX軸単位平行線4aに夫々接続さ
れている。8+、 82.・・・+s+6h同じく第1
の基板1上に形成されたm個たる16個の第2X軸端子
で、これら第2X軸端子81.82.・・・、816は
各X軸重極線4の他方のX軸単位平行線4bV(夫々接
続されている。9+、 92.・・・、916は第2の
基板2上に形成され比n個たる16個の第1X軸端子で
、これら@1Y軸端子91.92.・・・、916は各
Y軸重極線5の一方のY軸単位平行線5arc夫々接続
されている。101.102+・・・、1o16ir、
同じく@2の基板2上に形成されたn個の[2Y軸端子
で、これら第2Y軸端子10 +、 102. ・、 
1016i各Y 軸重t’Mtla5の他方のY軸単位
平行線5bVc夫々接続されている。しかして、前記第
1x@@子71.72.・・・。
On the other hand, 71.72..., 716μ first substrate 1kVC
Of the 16 first X-axis terminals formed, these IX-axis terminals 71, 72. ..., 716 is each X axis 'f!
/1. They are respectively connected to one of the X-axis unit parallel lines 4a of the polar lines 4. 8+, 82. ...+s+6h also the first
m number of 16 second X-axis terminals formed on the substrate 1, these second X-axis terminals 81, 82. ..., 816 are the other X-axis unit parallel lines 4bV (respectively connected to each Of the 16 first X-axis terminals, these @1Y-axis terminals 91, 92..., 916 are connected to one Y-axis unit parallel line 5arc of each Y-axis double pole line 5.101. 102+..., 1o16ir,
Similarly, n [2 Y-axis terminals formed on the substrate 2 of @2, these second Y-axis terminals 10 +, 102.・、
1016i is connected to the other Y-axis unit parallel line 5bVc of each Y-axis load t'Mtla5. Therefore, the first x@@child 71.72. ....

716は4個ずつを1群とした4群に区分され、そ(5
) の各群7A、7B、70,7D全夫々に対応して設ff
ラレi第1 ノi%li11 a、 1 l b、 1
1 c。
716 is divided into 4 groups with 4 pieces in each group.
) are set corresponding to all groups 7A, 7B, 70, and 7D.
Lale i 1st Noi%li11 a, 1 l b, 1
1 c.

11 d K接続せしめている。また、第2X軸端子8
1.82.・・・、816は、各第1X軸端子群7A、
7B。
11 d K connection is made. In addition, the second X-axis terminal 8
1.82. . . . , 816 is each first X-axis terminal group 7A,
7B.

7G!、7DIC対応した各グlレープから1個ずつ抽
出して組合せることVCより4個ずつを1群とした4群
に区分され、その各第2X軸端子群8A、8B、80.
8Dを夫々に対応して設けられた第2の信号線12a、
12b、12c、12dVC接続せしめている。一方、
前記第1Y軸端子9+、92゜・・・、916は4個ず
つを1群とした4群に区分され、その各群9A、9B、
90,9Dを夫々に対応して設けられた第3の信号線1
3a、13b、 13c、13dに接続せしめている。
7G! , 7DIC compatible groups are extracted one by one from each group and combined, and the terminals are divided into four groups of four from the VC, and each of the second X-axis terminal groups 8A, 8B, 80 .
a second signal line 12a provided corresponding to 8D;
12b, 12c, and 12dVC are connected. on the other hand,
The first Y-axis terminals 9+, 92°, .
A third signal line 1 provided corresponding to 90 and 9D, respectively.
3a, 13b, 13c, and 13d.

また、第2Y軸端子1(11,102+・・・、101
6は、各第1Y軸端子群9A、9B、9C,9Dに対応
した各グlレープから1個ずつ抽出して組合せることに
より4個ずつを1群とした4群に区分され、その各第2
Y軸端子群I OA、I DB、I DC!、10Di
夫It VC対応して設けられた第4の信号線14a、
14b、1(6) 4Q、14dVc接続せしめている。そして、以北述べ
た@1の基板1.第2の基板2.X細電極線41〜4+
6.Y@電極線51〜516.第1の信号線11 a 
〜11 d 、 第277)信号線12a 〜12d、
第3の信号線13a 〜13d、 第4(i)信号線1
4a〜14(J等VCよってマトリックススイッチ15
が構成されている。
In addition, the second Y-axis terminal 1 (11, 102+..., 101
6 is divided into four groups each consisting of four terminals by extracting one terminal from each group corresponding to each of the first Y-axis terminal groups 9A, 9B, 9C, and 9D and combining them. Second
Y-axis terminal group I OA, I DB, I DC! , 10Di
A fourth signal line 14a provided corresponding to the husband It VC,
14b, 1(6) 4Q, 14dVc connection. And then the board 1 of @1 mentioned above. Second substrate 2. X thin electrode wire 41~4+
6. Y@electrode wires 51-516. First signal line 11a
~11d, 277th) Signal lines 12a ~12d,
Third signal lines 13a to 13d, fourth (i) signal line 1
4a to 14 (matrix switch 15 by VC such as J)
is configured.

尚、マトリックススイッチ15のスイッチセグメントは
、第4図に示すようVcX軸電軸線極線4YlllII
I電極線5が交叉する部分A VCて構成されるもので
あり、従って本実施例の場合、スイッチングセグメント
数は16X16=256個になる。
Incidentally, the switch segment of the matrix switch 15 is connected to the VcX-axis electric axis line polar line 4YllllII as shown in FIG.
It is composed of the portion AVC where the I electrode lines 5 intersect, and therefore, in the case of this embodiment, the number of switching segments is 16×16=256.

を気的接続関係を示す第5図において、16はマイクロ
コンピュータで、その出力端子QO1Q1゜Q2. Q
B  が夫々第1の信号線11a、11b、11c、1
1dK接続されており、また入力端子Pao、 Pad
、 Paz、 ragが夫々第2の信号線12&、12
 b 、  120 、 12 d VC’i1m’;
Jレテイルト共1/C1入力端子Pbo、 Pb1. 
Pbz、 Pbsが夫々第3の信号線13a、13b、
13e、13dl/7m接続サレ、さらに入力端子Pe
a、 PQl、 PO2,Pasが夫々第4の信号線1
4a、14b、14c、14dに接続されている。そし
て、@2. 第3.第4の信号線12a 〜12d、1
3a 〜13d、14a〜14dは夫々プμダウン抵抗
17全各別に介してアースされている。
In FIG. 5, which shows the electrical connection relationship, 16 is a microcomputer, and its output terminals QO1Q1°Q2 . Q
B are the first signal lines 11a, 11b, 11c, 1, respectively.
1dK connection, and input terminals Pao and Pad
, Paz, and rag are the second signal lines 12&, 12, respectively.
b, 120, 12 d VC'i1m';
Both 1/C1 input terminals Pbo, Pb1.
Pbz and Pbs are the third signal lines 13a, 13b, respectively.
13e, 13dl/7m connection salle, and input terminal Pe
a, PQl, PO2, and Pas are each the fourth signal line 1
4a, 14b, 14c, and 14d. And @2. Third. Fourth signal lines 12a to 12d, 1
3a to 13d and 14a to 14d are respectively grounded through respective pulldown resistors 17.

次に上記構成の作用について、マイクロコンピュータ1
6の制御内容を示す第6図も参照しながら説明する。尚
、第6図vc i 、マイクロコンピュータ16による
マトリックススイッチ15のオン状態続み取Vのための
サブ/V−チンがフローチャートによって示されている
。さて、マイクロコンピュータ16の出力端子Qo、 
Q+、 Q2. Qs からは、出力端子QOの出力を
最下位ビットとし7’c、aビットのスキャニング信号
8aが「0001」→「0010」→「0100J→「
1000」の順にサイクリックに出力される構成になっ
ており、マイクロコンピュータ16は、まず@6図に示
す「スタンバイ」行程(イ)において「0OOIJなる
スキャニング信号8aを出力可能な状態を呈すると共ニ
、次の「出力」行程(ロ)においてと記スキャニング信
号8aを出力する。すると、第1の信号線11aのみV
C「1」レベル信号が与えられると共に第1の信号線1
1b、11C,11dVc夫々「0」レベル信号が与え
られるため、第1X軸端子71゜72、7s、 7aが
夫々ハイレベ/I/ヲ呈する工うになる。
Next, regarding the operation of the above configuration, the microcomputer 1
The explanation will be made with reference to FIG. 6, which shows the control contents of step 6. In addition, FIG. 6 vci shows a sub/V-chin for the on-state succession V of the matrix switch 15 by the microcomputer 16 as a flowchart. Now, the output terminal Qo of the microcomputer 16,
Q+, Q2. From Qs, the output of the output terminal QO is the least significant bit, and the scanning signal 8a of bits 7'c and a is "0001" → "0010" → "0100J → "
The microcomputer 16 is configured to output the scanning signal 8a cyclically in the order of ``1000'', and first, in the ``standby'' step (a) shown in Fig. D. In the next "output" step (b), the scanning signal 8a is output. Then, only the first signal line 11a becomes V
C "1" level signal is applied and the first signal line 1
Since "0" level signals are applied to 1b, 11C, and 11dVc, the first X-axis terminals 71, 72, 7s, and 7a exhibit high level /I/, respectively.

このとき、第2の基板20所定部位が抑圧変形されて例
えば第2図中の上から5番目のX細電極線4(第1X軸
端子75 及び第2X軸端子85  に対応したもの)
と第3図中の左から2番目のY細電極線5(第1Y軸端
子92 及び第2Y軸端子102に対応したもの)とが
互に接触されていた場合には、第2X軸端子81〜81
6.第1Y軸端子91〜916、第2Y軸端子101〜
1016が前記第1X軸端子71.72.75.74V
C対してすべて非導通状態にあるため、第2の信号線1
2a〜12d、第3の信号線15a〜13d、 第4の
信号線14a 〜14dに夫々アースレベ/L/ Ic
対応した「0」レベル信号が与えられるようになる。し
かして、マイクロコンピュータ16は、「出力」行程(
→後の「入力J行程(ハ)において、各信号線12a〜
12d、13a〜13 d、 14 a〜14 dから
の信号を夫々4ビツトのデータ信号8b、 Sc、 S
d(入力端子Pa o。
At this time, a predetermined portion of the second substrate 20 is suppressed and deformed, so that, for example, the fifth X-thin electrode wire 4 from the top in FIG. 2 (corresponding to the first X-axis terminal 75 and the second X-axis terminal 85)
and the second Y-thin electrode wire 5 from the left in FIG. 3 (corresponding to the first Y-axis terminal 92 and the second Y-axis terminal 102) are in contact with each other, ~81
6. First Y-axis terminals 91 to 916, second Y-axis terminals 101 to
1016 is the first X-axis terminal 71.72.75.74V
Since they are all in a non-conducting state with respect to C, the second signal line 1
2a to 12d, third signal lines 15a to 13d, and fourth signal lines 14a to 14d, respectively, have earth levels/L/Ic.
A corresponding "0" level signal is now provided. Therefore, the microcomputer 16 performs the "output" process (
→In the later “input J process (c), each signal line 12a~
The signals from 12d, 13a to 13d, and 14a to 14d are converted into 4-bit data signals 8b, Sc, and S, respectively.
d (input terminal Pa o.

Pbo、 Pcoの入力が最下位ビットである)として
読み込んだ後に判別行程に)へ移行する。この判別行程
に)では、上記のように読み込んだデータ信号sbに基
づいて、マトリックススイッチ15のスイッチセグメン
トがオンされているか否かをデータ信f8b lIl:
rIJのビットが含まれているが否かによって判別する
。即ち、マトリックススイッチ15のスイッチセグメン
トがオンされていた場合には、16組あるX細電極線4
の各X軸単位平行線4a、4bのうちの少なくとも1組
がY細電極線5を介して互に接触されることになって第
2X軸端子81.82.・・・、816の少なくとも1
個がハイレベμを呈するようになるから、第2の信号線
12a〜12dの何れかに必らず「1」レベル信号が与
えられるようになるものであり、従ってデータ信号sb
に「1」のビットが含まれているが否かによってスイッ
チセグメントのオン状態全判別することができる。そし
て、この場合VCは、前述した如く第2の信号線12a
〜12dVc夫々「0」レベル信号が与えられているた
め、判別行程に)では1’−0000Jなるデータ信号
5bvC基づイテ「NO」と判別される。斯ように「N
O」と判別された場合V′Cは判別行程(へ)VCジャ
ンプされ、この判別行程(へ)ではスキャニング信号8
a がrl 000Jであるか否か全判別するが、この
場合VCはスキャニング信号8a がl’−0001J
であるから「NO」と判別される。判別行程(へ)で「
NO」と判別された場合rcハ、「シフト」行程(ト)
へ移行する。この「シフト」行程(ト)では、スキャニ
ング信号8avcおける「1」に対応したピッ)k左方
へ1段階シフトするものであり、従ってこの場合にはス
キャニング信号8aがl’−DOloJに変更され、こ
の後に「出力」行程(ロ)へ戻されて上記「0010」
なるスキャニング信号8a が出力端子Qo、 Q+、
 〜2゜〜3 から出力される。すると、第1の信号線
11bのみに「1」レペIし信号が与えられて第1X軸
端子75.7b、 7y、 7s がハイレベルを呈す
るようになる。この場合V′Cff第1X軸端子75 
 と第1Y軸端子92 及び第2Y軸端子102とが互
に導通されると共に、該@1x軸端子75  と第2X
軸端子85との間も互に導通されるようになるため、上
記第2X軸端子85.第1Y軸端子92.第2Y軸端子
102が夫々ハイレベ/I/ヲ呈するようになって、結
果的に「0001Jなるデータ信号8b、[0OOIJ
なるデータ信号Be、l−0010Jなるデータ信号8
d が「入力」行程(ハ)において読み込まれるようV
Cなる。従って、次の判別行程に)では、データ信号s
b に「1」のビットが含まれるため「YEsJと判別
され、「演算」行程(ホ)へ移行する。この「演算」行
程(ホ)では、上記のようVC読み込んだデータ信号8
b、 Sc、 Sd並びにこの時点のスキャニング信q
 S aに基ツく演算VCよってどのスイッチセグメン
トがオンされているかを判定する。即ち、「0010J
なるスキャニング信号8arc工って第1X軸端子群7
BIC対応したX軸重極線4の何れか1組でスイッチン
グが行なわれていることが分かり、且つ「0001」な
るデータ信号5bVcよって、第2X軸端子群8AI/
7m対応したX軸重極線4の何れか1組でスイッチング
が行なわれていることが分かるから、結果的VC第2図
中の上から5番目のX軸重極線4でスイッチングが行な
われていることを判定できる。またJOOOljなるデ
ータ信tscrc、cつで、第1Y軸端子群9AK対応
したY軸重極線5の何れか1組でスイッチングが行なわ
れていることが分かり、且つ「0O10Jなるデータ信
号8dVC工って、第2Y軸端子群10BVC対応した
Yl[Ill電極線5の何れか1組でスイッチングが行
なわれていることが分かるから、結果的VC第3図中の
左から2番目のY軸重極線5でスイッチングが行なわれ
ていることを判定できる。
After reading the inputs of Pbo and Pco as the least significant bits), the process moves to the determination step). In this determination step), based on the data signal sb read as described above, it is determined whether the switch segment of the matrix switch 15 is turned on or not using the data signal f8b lIl:
The determination is made based on whether or not the rIJ bit is included. That is, when the switch segment of the matrix switch 15 is turned on, the 16 pairs of X-thin electrode wires 4
At least one pair of each of the X-axis unit parallel lines 4a, 4b are brought into contact with each other via the Y thin electrode wire 5, so that the second X-axis terminals 81, 82, . ..., at least 1 of 816
Since the data signal sb exhibits a high level μ, a "1" level signal is necessarily given to any one of the second signal lines 12a to 12d, and therefore the data signal sb
The ON state of the switch segment can be determined depending on whether the bit "1" is included or not. In this case, VC is connected to the second signal line 12a as described above.
Since "0" level signals are applied to each of 12 dVc and 12 dVc, "NO" is determined in the determination process based on the data signal 5bvC of 1'-0000J. In this way, “N
If it is determined that it is "O", V'C is jumped to the determination step (to), and in this determination step (to), the scanning signal 8 is
It is determined whether or not a is rl 000J, but in this case, the VC detects that the scanning signal 8a is l'-0001J.
Therefore, the determination is "NO". In the discrimination process (to),
If the determination is “NO”, rc c, “shift” step (g)
Move to. In this "shift" step (g), the pitch k corresponding to "1" in the scanning signal 8avc is shifted by one step to the left. Therefore, in this case, the scanning signal 8a is changed to l'-DOloJ. , After this, it is returned to the "output" process (b) and the above "0010" is output.
The scanning signal 8a is output to the output terminals Qo, Q+,
It is output from ~2°~3. Then, the "1" repeat signal is applied only to the first signal line 11b, and the first X-axis terminals 75.7b, 7y, and 7s exhibit a high level. In this case, V'Cff first X-axis terminal 75
, the first Y-axis terminal 92 and the second Y-axis terminal 102 are electrically connected to each other, and the @1x-axis terminal 75 and the second
Since the second X-axis terminal 85. is also electrically connected to the axis terminal 85. First Y-axis terminal 92. The second Y-axis terminals 102 each exhibit a high level /I/, resulting in data signals 8b of 0001J, [0OOIJ
Data signal Be, l-0010J data signal 8
V so that d is read in the "input" step (c)
C becomes. Therefore, in the next discrimination step), the data signal s
Since b contains a bit of "1", it is determined as "YESJ" and the process moves to the "operation" step (e). In this "calculation" step (e), the data signal 8 read by the VC as described above is
b, Sc, Sd and scanning signal q at this point
It is determined which switch segment is turned on by calculation VC based on Sa. That is, “0010J
The scanning signal 8arc corresponds to the first X-axis terminal group 7.
It can be seen that switching is performed in any one set of the X-axis heavy pole wires 4 compatible with BIC, and the data signal 5bVc of "0001" indicates that the second X-axis terminal group 8AI/
Since it can be seen that switching is performed on one of the X-axis heavy pole lines 4 corresponding to 7 m, switching is performed on the fifth X-axis heavy pole line 4 from the top in the resulting VC figure 2. It can be determined that Furthermore, it can be seen that switching is performed in any one set of the Y-axis heavy pole lines 5 corresponding to the first Y-axis terminal group 9AK with the data signal tscr,c of JOOOlj, and that the data signal 8dVC of 0O10J is switched. Since it can be seen that switching is performed in any one set of Yl [Ill electrode wires 5 corresponding to the second Y-axis terminal group 10BVC, the resulting VC is the second Y-axis heavy pole from the left in Fig. 3. It can be determined on line 5 that switching is occurring.

斯ようにしてマトリックススイッチ15のどのスイッチ
セグメントがオンされているか判定された後vc t−
r、、判別行程(へ)→「シフト」行程(ト)→「出力
」行程(ロ)→「入力」行程(ハ)→判別行程に)→判
別行程(へ)の順にサイクリックにプログラムが実行さ
れ、最終的に判別行程(へ)で[YE8Jと判別された
場合(換言すればスキャニング信号8a が「1(13
) 000」までシフトされていた場合)rc、マトリック
ススイッチ15のオン状態読み取りのための1回分のサ
ブフレーチンの実行が終了される。そして、と記とは異
なるスイッチセグメントがオンされた場合も上述と同様
の作用によって、どのスイッチセグメントがオンされた
か判定することができる。
After determining which switch segment of the matrix switch 15 is turned on in this way, vc t-
r,, the program is cyclically executed in the following order: discrimination process (to) → "shift" process (g) → "output" process (b) → "input" process (c) → discrimination process (to) → discrimination process (to) When the scanning signal 8a is finally determined to be "YE8J" in the determination process (in other words, the scanning signal 8a is "1 (13)").
) rc, one subframe execution for reading the ON state of the matrix switch 15 is completed. Even when a switch segment different from the above is turned on, it is possible to determine which switch segment is turned on by the same operation as described above.

上記した木実施例rc xれば、マトリックススイッチ
15に接続される信号線として第1乃至第4の信号線1
1 a 〜11 d、 12a 〜12d、 15a 
〜13d、 14a 〜14aノ合計16本を設けるだ
けで良く、従来構成(X軸重極線及びY軸重極線が夫々
16木の場合、従来では合計32木のS=号線が必要)
LvM号線数全大幅に減らすことができる。斯工うな所
要信号線数の減少度合は、X軸重極線及びYl[111
wt極線数が増えるのに応じて顕著VCなるものであり
、その実例を第7図に示す。
In the above-described tree embodiment rc, the first to fourth signal lines 1 are connected to the matrix switch 15.
1a to 11d, 12a to 12d, 15a
It is only necessary to provide a total of 16 lines of ~13d, 14a ~14a, and the conventional configuration (if the X-axis heavy pole line and the Y-axis heavy pole line are each 16 trees, a total of 32 S= lines are required in the past)
The total number of LvM lines can be significantly reduced. The degree of reduction in the number of required signal lines in this way is determined by the X-axis polar line and Yl[111
As the number of wt polar lines increases, the VC becomes more pronounced, and an example thereof is shown in FIG.

第8図VCは本発明の第2実施例が示されており、以下
これについて説明する。即ち、この実施例では、X軸単
位平行線4a、4b’にスイッチングメC14) ント部分B VCて南示の如く互に入り組む形状になす
と共に、Y軸単位平行線5a、5bも同様にスイッチセ
グメント部分B F(て図示の如く互に入り組む形状に
なしたものである。斯かる構成に工れば、スイッチセグ
メント部9Bのスイッチング操作を行なった場合vc 
X軸単位平行線4a、4b及びY軸単位平行線5a、5
b間の接触が、cv確賽VCなってスイッチング動作が
安定するようになる。
FIG. 8 VC shows a second embodiment of the present invention, which will be described below. That is, in this embodiment, the X-axis unit parallel lines 4a and 4b' are formed into a shape that intertwines with each other as shown in the south direction, and the Y-axis unit parallel lines 5a and 5b are similarly connected. The switch segment portions B and F (are shaped so that they intertwine with each other as shown in the figure. With such a configuration, when a switching operation of the switch segment portion 9B is performed, vc
X-axis unit parallel lines 4a, 4b and Y-axis unit parallel lines 5a, 5
The contact between the terminals b becomes cv and VC, and the switching operation becomes stable.

本発明rCよれば以上の説明によって明らかなように、
X軸重極線及びY軸重極線を空隙を介して直交配列して
成るマトリックススイッチVCおいて、必要とする信号
線数全減少させることができ、以て信号線の配線処理の
簡単化全図り得ると共に、その信号線の配線スペース音
生になし得て全体が大形化する虞がなくなる等の優れた
効果を奏することができる。
According to the rC of the present invention, as is clear from the above explanation,
In a matrix switch VC in which X-axis heavy pole lines and Y-axis heavy pole lines are orthogonally arranged with a gap in between, the number of required signal lines can be completely reduced, thereby simplifying the signal line wiring process. In addition, it is possible to achieve excellent effects such as reducing the wiring space for the signal lines and eliminating the risk of increasing the overall size.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第7図μ本発明の第1賽施例會示すもので、
[1図は部分断面図、第2図はX軸重極線及びその接続
関係を示す図、第3図はY軸重極線及びその接続関係を
示す図、第4図は要部の拡大平面図、第5図は電気的構
成を示す図、第6図は作用説明用のフローチャート、第
7図は従来構成との差異を説明するための図である。ま
た、第8図は本発明の第2実施例を示す第4図相当図で
ある。 図中、1は第1の基板、2は第2の基板、3に空隙、4
はX軸重極線、4a、4bはX軸単位平行線、5はY軸
重極線、5a、5bはY軸単位平行線、71〜716は
第1X軸端子、81〜816に第2X軸端子、91〜9
16は第1Y軸端子、101〜1016は第2Y軸端子
、11a〜11dは第1の信号線、12a N12de
l第2の信号線、13.a 〜13dは第3の信号線、
148〜14dは第4の信号線、15はマトリックスス
イッチである。 窮6 M スタート スキャニングイ菖号Sa上 ’ooo+、  l: h、y、i 3   ”スキャ
ニングイ言号Sa を出力す、(′) データ1菖号Sb、 Sc、 Sd (ハ) 襄入カ 3 アータ信?1Sb 1;5Jのビンμ力く含ま   N。 7vゝ砂0ゝつ ES オンl、l疋態にあるスイッチ −lアントイ立 1置 ゛と シ寅算 す邸特開昭59
−128718(7) 第7M 第8M
Figures 1 to 7 show the first embodiment of the present invention.
[Figure 1 is a partial sectional view, Figure 2 is a diagram showing the X-axis heavy pole line and its connection relationship, Figure 3 is a diagram showing the Y-axis gravity line and its connection relationship, and Figure 4 is an enlarged view of the main part. FIG. 5 is a plan view, FIG. 5 is a diagram showing the electrical configuration, FIG. 6 is a flowchart for explaining the operation, and FIG. 7 is a diagram for explaining the difference from the conventional configuration. Further, FIG. 8 is a diagram corresponding to FIG. 4 showing a second embodiment of the present invention. In the figure, 1 is a first substrate, 2 is a second substrate, 3 is a gap, 4
4a and 4b are X-axis unit parallel lines, 5 is a Y-axis unit parallel line, 5a and 5b are Y-axis unit parallel lines, 71 to 716 are first X-axis terminals, and 81 to 816 are second Shaft terminal, 91-9
16 is the first Y-axis terminal, 101 to 1016 are the second Y-axis terminals, 11a to 11d are the first signal lines, 12a N12de
l second signal line, 13. a to 13d are third signal lines,
148 to 14d are fourth signal lines, and 15 is a matrix switch. 6 M Start scanning iris number Sa 'ooo+, l: h, y, i 3 ``Output scanning iris word Sa, (') Data 1 iris number Sb, Sc, Sd (c) 襄入か 3 Ata Shin? 1Sb 1; 5J bottle μ force included N. 7v sand 0 ES On l, switch in l position - l toy standing 1 position
-128718 (7) 7th M 8th M

Claims (1)

【特許請求の範囲】 1、 互の間に空隙が存するように平行配置され少なく
とも一方が可撓性會備えた第1及び第2の基板と、前記
第1の基板J:、にX軸方向へ延びるように平行配列さ
れ夫々複数本のX軸単位平行線より成るm組のX細電極
線と、前記第2の基板上に前記X細電極線と前記空隙を
介して直交配列となるように平行配列され夫々複数本の
Y軸単位平行線工9成るn組のY軸重極線と?備え、前
記複数本のX軸単位平行線を各X軸重極線毎にに個のグ
ル−プに区分して各グル−プに属するX軸単位平行線y
k組設けられたm個ずつのX軸端子に夫々接続し、前記
Y軸単位平行線を各Y軸重極線毎に2個のグル−プに区
分して各グループに属するY軸単位平行線k1組設けら
れたn個ずつのY軸端子に夫々接続し、前記に組のX軸
端子のうち特定の組lの入軸端子を複数群に区分してそ
の各群を夫(1) 々に対応して設けられた信号線に接続し、前記X軸端子
のうち他の組のX軸端子をこれらのうち前記特定の組の
X軸端子の各群に対応した各グμmプから1個ずつ抽出
して組合せることVCより複数群に区分してその各群を
夫々に対応して設けられた信号線に接続し、前記1組の
Y軸端子のうち特定の組のY軸端子を複数群に区分して
その各群を夫々に対応して設けられた信号線に接続し、
前記Y軸端子のうち他の組のY軸端子をこれらのうち前
記特定の組の第1Y軸端子の各群に対応した各グル−プ
から1個ずつ抽出して組合せることにより複数群に区分
してその各群を夫々に対応して設けられ比信号線に接続
したことを特徴とするマトリックススイッチ。
[Scope of Claims] 1. First and second substrates arranged parallel to each other with a gap between them, at least one of which is flexible; m sets of X-thin electrode wires, each consisting of a plurality of X-axis unit parallel lines, arranged in parallel so as to extend to , and arranged orthogonally to the X-thin electrode wires on the second substrate through the gap. n sets of Y-axis heavy pole lines each consisting of a plurality of Y-axis unit parallel lineworks 9 arranged in parallel to each other? and dividing the plurality of X-axis unit parallel lines into groups for each X-axis polar line, and determining the X-axis unit parallel lines y belonging to each group.
Each Y-axis unit parallel line is connected to m X-axis terminals provided in k sets, and the Y-axis unit parallel lines are divided into two groups for each Y-axis double pole line, and the Y-axis unit parallel lines belonging to each group are connected. The line k is connected to n Y-axis terminals each provided in one set, and the input shaft terminals of a specific set l of the set of X-axis terminals are divided into a plurality of groups, and each group is connected to a husband (1). and connect the X-axis terminals of other sets of the X-axis terminals from each μm group corresponding to each group of the specific set of X-axis terminals. Extracting and combining them one by one Divide them into multiple groups from the VC and connect each group to corresponding signal lines, Divide the terminals into multiple groups and connect each group to corresponding signal lines,
The Y-axis terminals of other sets of the Y-axis terminals are extracted one by one from each group corresponding to each group of the first Y-axis terminals of the specific set and combined to form a plurality of groups. A matrix switch characterized in that each group is divided into corresponding groups and connected to ratio signal lines.
JP58004411A 1983-01-13 1983-01-13 Matrix switch Pending JPS59128718A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58004411A JPS59128718A (en) 1983-01-13 1983-01-13 Matrix switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58004411A JPS59128718A (en) 1983-01-13 1983-01-13 Matrix switch

Publications (1)

Publication Number Publication Date
JPS59128718A true JPS59128718A (en) 1984-07-24

Family

ID=11583565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58004411A Pending JPS59128718A (en) 1983-01-13 1983-01-13 Matrix switch

Country Status (1)

Country Link
JP (1) JPS59128718A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188750U (en) * 1987-05-22 1988-12-05

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5093337A (en) * 1973-12-19 1975-07-25
JPS5541542A (en) * 1978-09-20 1980-03-24 Nippon Telegr & Teleph Corp <Ntt> Double matrix tablet-type input device
JPS56108130A (en) * 1980-01-31 1981-08-27 Fujitsu General Ltd Switch circuit
JPS56110141A (en) * 1980-02-05 1981-09-01 Canon Inc Key input device
JPS57134780A (en) * 1981-02-13 1982-08-20 Nippon Telegr & Teleph Corp <Ntt> Touch sensor type input panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5093337A (en) * 1973-12-19 1975-07-25
JPS5541542A (en) * 1978-09-20 1980-03-24 Nippon Telegr & Teleph Corp <Ntt> Double matrix tablet-type input device
JPS56108130A (en) * 1980-01-31 1981-08-27 Fujitsu General Ltd Switch circuit
JPS56110141A (en) * 1980-02-05 1981-09-01 Canon Inc Key input device
JPS57134780A (en) * 1981-02-13 1982-08-20 Nippon Telegr & Teleph Corp <Ntt> Touch sensor type input panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188750U (en) * 1987-05-22 1988-12-05

Similar Documents

Publication Publication Date Title
JP3638156B2 (en) Network connection device
CN206541551U (en) Display panel
JPH0221017B2 (en)
US3927925A (en) Connector assembly
JPS59128718A (en) Matrix switch
JPS6039718A (en) Matrix structure of switch
US4970505A (en) Three stage switching apparatus
US6754729B1 (en) Internally connected network interface cards for clustered processing
CA1268233A (en) Membrane keyboard with identifying connectors
JPS61173333A (en) Inputting device
CN220569919U (en) Conversion board card
JP2539392B2 (en) Elevator control device
CN220752691U (en) Touch panel, display panel and electronic equipment of GG structure of narrow limit
JPS6419324A (en) Active matrix type liquid crystal display panel
JPH0124860Y2 (en)
JPS5872984A (en) Liquid crystal display
JPH0431622Y2 (en)
JPH0137010B2 (en)
JPS59206783A (en) Testing device of characteristics of multi-terminal electronic circuit
JPS63275146A (en) Semiconductor element for driving liquid crystal
JPH0338609B2 (en)
JPH0434638A (en) Chain connecting structure using flat cable
CN112925452A (en) Touch electrode structure and capacitive touch system
JPH021398B2 (en)
JPS63252372A (en) Cable converter