JPH0431622Y2 - - Google Patents
Info
- Publication number
- JPH0431622Y2 JPH0431622Y2 JP6160286U JP6160286U JPH0431622Y2 JP H0431622 Y2 JPH0431622 Y2 JP H0431622Y2 JP 6160286 U JP6160286 U JP 6160286U JP 6160286 U JP6160286 U JP 6160286U JP H0431622 Y2 JPH0431622 Y2 JP H0431622Y2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- motherboard
- signal
- card
- cards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、リレーを用いて信号の切替を行う信
号切替ユニツトに関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a signal switching unit that switches signals using a relay.
例えば、計測システムにおいては各種の信号を
リレーを用いて切替える切替ユニツトを必要とす
る。このような切替ユニツトとしてはリレーカー
ドを複数枚マザーカード上に実装して構成するよ
うにしている。この場合、リレーカードのリレー
ドライブ信号を例えば8Bitとし、この8Bitを1つ
の単位として4単位(32Bit)の信号が切替ユニ
ツトのマザーボード上にバス配線されていたとす
ると、実装されるカードはどの8Bitの信号をリレ
ードライブ信号として使用するのかを選択する必
要がある。
For example, a measurement system requires a switching unit that switches various signals using relays. Such a switching unit is constructed by mounting a plurality of relay cards on a mother card. In this case, if the relay drive signal of the relay card is, for example, 8 Bits, and 4 units (32 Bits) of signals are bus-wired on the motherboard of the switching unit, with these 8 Bits as one unit, which 8-Bit signal will be mounted on the card? It is necessary to select whether to use the signal as a relay drive signal.
このような場合、リレーカード側で8Bitの入力
信号をマザーボードとの接続コネクタのどこへ持
つてくるかをジヤンプ配線で切替える方式が従来
行われていたが、この方式だとリレーカードの互
換性がなくなるという問題点があつた。 In such cases, the conventional method used was to use jump wiring to switch where the 8-Bit input signal goes to the motherboard connector on the relay card side, but with this method, the compatibility of the relay card was reduced. There was a problem with it disappearing.
本考案はこのような問題点を解決する為になさ
れたもので、マザーボードに実装されるリレーカ
ードには特に改造を加えることなく、融通性のあ
る信号切替ユニツトを提供することを目的とした
ものである。
This invention was devised to solve these problems, and the purpose is to provide a flexible signal switching unit without making any special modifications to the relay card mounted on the motherboard. It is.
本考案は上記の目的を達成する為に、信号切替
用のリレーが装着された複数枚のリレーカード
と、所定数のBitを1単位としこれを複数単位と
して構成され前記リレーをドライブするリレード
ライブ信号を通すバス配線を有し前記複数枚のリ
レーカードが取付けられたマザーボードよりなる
信号切替ユニツトにおいて、
前記マザーボードにリレーカードに対応する数
のデイジタルスイツチを設け、
前記各リレーカードにはマザーボードより1単
位Bit毎のリレードライブ信号が入力され前記デ
イジタルスイツチのオン、オフ状態をイネーブ
ル、デイスエーブル信号として与えられ前記1単
位毎のリレードライブ信号を通過又は無視するト
ライステート構成のバツフアを設け、このバツフ
アを通過したドライブ信号を各リレーカードに設
けたリレードライブ回路に供給するように構成し
たものである。以下、実施例について説明する。
In order to achieve the above object, the present invention includes a plurality of relay cards equipped with relays for signal switching, and a relay drive that is configured with a predetermined number of bits as one unit and drives the relays. In a signal switching unit comprising a motherboard having bus wiring for passing signals and to which the plurality of relay cards are attached, the motherboard is provided with a number of digital switches corresponding to the relay cards, and each relay card is provided with one digital switch from the motherboard. A buffer with a tri-state configuration is provided, in which a relay drive signal for each unit Bit is input, and the on/off state of the digital switch is given as an enable/disable signal, and the relay drive signal for each unit is passed through or ignored. The structure is such that the passed drive signal is supplied to a relay drive circuit provided in each relay card. Examples will be described below.
第1図乃至第3図は夫々本考案に係わる信号切
替ユニツトの実施例の構成図で、第1図はその要
部の電気的接続図、第2図は平面的構成図、第3
図は斜め方向から見た要部の構成図である。第1
図ないし第3図において、10はマザーボード、
20はリレードライブカード、31〜34は夫々
リレーカードで、これらによりリレーユニツト4
0が構成されている。リレードライブカード20
とリレーカード31〜34は夫々マザーボード1
0に設けられたコネクタ51〜55を介してこの
マザーボードに実装されている。マザーボード1
0にはリレーカードドライブ信号線として8Bitを
1つの単位とする4単位32Bitの信号線60がバ
ス配線されている。71〜74は夫々マザーボー
ド10に設けられたデイジタルスイツチである。
1 to 3 are configuration diagrams of embodiments of the signal switching unit according to the present invention, in which FIG. 1 is an electrical connection diagram of the main parts, FIG. 2 is a planar configuration diagram, and FIG.
The figure is a configuration diagram of the main parts viewed from an oblique direction. 1st
In the figures to FIG. 3, 10 is a motherboard;
20 is a relay drive card, 31 to 34 are respective relay cards, and these serve as relay unit 4.
0 is configured. relay drive card 20
and relay cards 31 to 34 are respectively motherboard 1
It is mounted on this motherboard via connectors 51 to 55 provided at 0. motherboard 1
0, a signal line 60 of 4 units of 32 bits each having 8 bits as a relay card drive signal line is wired as a bus. 71 to 74 are digital switches provided on the motherboard 10, respectively.
81〜84は夫々トライステート出力構成の
8BitバツフアICで、この各ICはリレーカード3
1〜34に夫々設けられている。マザーボード1
0に設けた8Bitを1単位とするリレードライブ信
号線60は各単位毎にバツフア81〜84の入力
端子に夫々接続されている。81a〜84aはバ
ツフア81〜84の出力イネーブル(ENBLE)
信号端子、81b〜84bは夫々イネーブルプル
アツプ抵抗である。イネーブル信号端子81a〜
84aはマザーボード10に設けられたデイジタ
ルスイツチ71〜74にそれぞれ接続されてい
る。デイジタルスイツチ71〜74の他端は夫々
共通電位点100に接続されていいる。バツフア
81〜84の出力は夫々バス配線61を介してこ
のリレーカード31に設けられたリレードライブ
回路90に接続されている。リレーカード32〜
34もリレーカード31と全く同一構成のもので
ある。 81 to 84 each have a tri-state output configuration.
8Bit buffer IC, each IC is relay card 3
1 to 34, respectively. motherboard 1
A relay drive signal line 60 whose unit is 8 bits provided at 0 is connected to the input terminals of buffers 81 to 84 for each unit. 81a to 84a are output enable (ENBLE) of buffers 81 to 84.
Signal terminals 81b-84b are respective enable pull-up resistors. Enable signal terminal 81a~
84a are connected to digital switches 71 to 74 provided on the motherboard 10, respectively. The other ends of the digital switches 71 to 74 are connected to a common potential point 100, respectively. The outputs of the buffers 81 to 84 are connected to a relay drive circuit 90 provided in the relay card 31 via bus wiring 61, respectively. Relay card 32~
34 also has exactly the same configuration as the relay card 31.
このような構成において、リレードライブカー
ド20より8Bit4単位の都合32Bitのリレードライ
ブ信号をバス配線60全部に並列に供給するる。
この場合、マザーボード10に設けたデイジタル
スイツチ71〜74のうちの所望の1つのスイツ
チ、例えばスイツチ71を人手によつてオンにす
ることにより、そのスイツチ71に対応したリレ
ーカード31のバツフア81はイネーブルになる
ため、マザーボード10上のこのリレーカード3
1に対応する8Bitのドライブ信号がリレードライ
ブ回路90に入力される。この場合、デイジタル
スイツチ72〜74はオフ状態で入力バツフア8
2〜84がデイスエーブル(DISABLE)状態の
為、他の24Bitのリレードライブ信号は無視され
る。このように、本考案においてはマザーボード
10に設けたデイジタルスイツチを1Bitオンにす
ることにより、どの8Bit信号を利用するかが決ま
る。この場合、本考案においては複数枚のリレー
カードを夫々トライステートバツフアを含んだ同
一構成として互換性を持たせることにより、例え
ば1枚のリレーカードに不良が生じたような場合
においても、従来のようにジヤンバー線を配線し
直すようなことはなく、単に他のリレーカードに
置き換えることができるので極めて便利である。 In such a configuration, the relay drive card 20 supplies a total of 32 bits of relay drive signals in units of 8 bits 4 to all the bus wiring 60 in parallel.
In this case, by manually turning on a desired one of the digital switches 71 to 74 provided on the motherboard 10, for example, switch 71, the buffer 81 of the relay card 31 corresponding to that switch 71 is enabled. This relay card 3 on the motherboard 10
An 8-bit drive signal corresponding to 1 is input to the relay drive circuit 90. In this case, the digital switches 72 to 74 are in the off state and the input buffer 8 is
Since 2 to 84 are in the disabled state, the other 24-bit relay drive signals are ignored. In this way, in the present invention, which 8-bit signal is to be used is determined by turning on the digital switch provided on the motherboard 10 for 1 bit. In this case, in the present invention, by making multiple relay cards compatible with each other by having the same configuration including a tri-state buffer, even if one relay card becomes defective, It is extremely convenient because you can simply replace it with another relay card without having to rewire the jamb wires like in the case of .
なお、本考案を利用することにより、例えば4
線式の測定などなどにおいて、電流切替リレーと
電圧切替リレーを同時に切替えたい場合など、デ
イジタルスイツチの同じBitをオンにしておけば、
同じドライブ信号で2枚のカードを同時に動作さ
せることができる特徴がある。 In addition, by using the present invention, for example, 4
If you want to switch the current switching relay and voltage switching relay at the same time, such as when measuring wire systems, you can turn on the same bit on the digital switch.
It has the feature that two cards can be operated simultaneously using the same drive signal.
以上説明したように、本考案においては複数枚
のリレーカードに夫々トライステートバツフアを
持たせて同一構成とし、このバツフアイネーブル
コントロールをマザーボード上のデイジタルスイ
ツチの設定によつて選択するように構成したの
で、リレーカードには改造或いは設定を特に加え
ることなく互換性のあるリレーカードとすること
ができ、そのため融通性のある信号切替ユニツト
を実現することができる。
As explained above, in the present invention, multiple relay cards each have a tri-state buffer and have the same configuration, and the buffer enable control is selected by setting a digital switch on the motherboard. Therefore, the relay card can be made compatible without any special modifications or settings, and a flexible signal switching unit can therefore be realized.
第1図乃至第3図は夫々本考案に係わる信号切
替ユニツトの実施例の構成図で、第1図はその要
部の電気的接続図、第2図は平面的構成図、第3
図は斜め方向から見た要部の構成図である。
10……マザーボード、20……リレードライ
ブカード、31〜34……リレーカード、40…
…信号切替ユニツト、71〜74……デイジタル
スイツチ、81〜84……トライステートバツフ
ア。
1 to 3 are configuration diagrams of embodiments of the signal switching unit according to the present invention, respectively. FIG. 1 is an electrical connection diagram of the main parts, FIG. 2 is a planar configuration diagram, and FIG.
The figure is a configuration diagram of the main parts viewed from an oblique direction. 10...Motherboard, 20...Relay drive card, 31-34...Relay card, 40...
...Signal switching unit, 71-74...Digital switch, 81-84...Tri-state buffer.
Claims (1)
ーカードと、所定数のBitを1単位としこれを複
数単位として構成され前記リレーをドライブする
リレードライブ信号を通すバス配線を有し前記複
数枚のリレーカードが取付けられたマザーボード
よりなる信号切替ユニツトにおいて、 前記マザーボードにリレーカードに対応する数
のデイジタルスイツチを設け、 前記各リレーカードにはマザーボードより1単
位Bit毎のリレードライブ信号が入力され前記デ
イジタルスイツチのオン、オフ状態がイネーブ
ル、デイスエーブル信号として与えられ前記1単
位Bit毎のリレードライブ信号を通過又は無視す
るトライステート構成のバツフアを夫々設け、こ
のバツフアを通過したドライブ信号を各リレーカ
ードに設けたリレードライブ回路に夫々供給する
ように構成したことを特徴とする信号切替ユニツ
ト。[Claim for Utility Model Registration] A plurality of relay cards equipped with relays for signal switching, and a bus configured with a predetermined number of bits as one unit and passing relay drive signals to drive the relays. In a signal switching unit consisting of a motherboard having wiring and to which the plurality of relay cards are attached, the motherboard is provided with a number of digital switches corresponding to the number of relay cards, and each of the relay cards is provided with digital switches corresponding to the number of digital switches from the motherboard. A relay drive signal is input, and the on/off state of the digital switch is given as an enable/disable signal, and a tri-state configuration buffer is provided for passing or ignoring the relay drive signal for each unit bit. A signal switching unit characterized in that the signal switching unit is configured to supply drive signals to relay drive circuits provided in each relay card.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6160286U JPH0431622Y2 (en) | 1986-04-23 | 1986-04-23 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6160286U JPH0431622Y2 (en) | 1986-04-23 | 1986-04-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62173826U JPS62173826U (en) | 1987-11-05 |
JPH0431622Y2 true JPH0431622Y2 (en) | 1992-07-29 |
Family
ID=30895085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6160286U Expired JPH0431622Y2 (en) | 1986-04-23 | 1986-04-23 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0431622Y2 (en) |
-
1986
- 1986-04-23 JP JP6160286U patent/JPH0431622Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS62173826U (en) | 1987-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0431622Y2 (en) | ||
US4196360A (en) | Interface driver circuit | |
JPS58219626A (en) | Redundant output circuit | |
JPS6237492B2 (en) | ||
JPH0544738Y2 (en) | ||
JPH0595572A (en) | Extended circuit substrate | |
JP2002333907A (en) | Relay unit structure in controller | |
JPS59128180A (en) | Elevator controller | |
JPS61158640A (en) | Operation switch circuit | |
JPH0428187A (en) | Communication controller | |
JPH03253908A (en) | Common extension terminal block of programmable controller | |
JPH04369923A (en) | Signal changeover device | |
JPH03126120A (en) | Switch read circuit | |
JPS61115159A (en) | Signal string selector | |
JPS62123548A (en) | Input and output unit | |
JPH05120944A (en) | Dip switch | |
JPS6160197A (en) | Signal transmission system | |
JPS63311463A (en) | Data input/output device | |
JPS6392586A (en) | Controller for elevator | |
JPS60229199A (en) | Input/output unit | |
JPH0574109B2 (en) | ||
JPS6240839A (en) | Channel switching device | |
JPS6034650U (en) | input/output device | |
JPH03120921A (en) | Transmission equipment | |
JPS62254223A (en) | Multiplex application method for bus signal line |