JPS59127969A - 短絡移行溶接の制御方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は短絡移行溶接の制御方法とＨ＋’！Ｉ岬装置
に関する。

短絡移行溶接は、溶接ワイヤと母材との間での短絡とア
ーク発生とをくり返しつつ溶接を行なう方法である。こ
の狸のアーク溶接方法においてはアークの再生時の溶接
電流が人合い場合には大粒のスパッタが発生する。この
スパッタ発生の問題を解決する方法として、アーク再生
時の電流を低下させる技？＋ｌ：ｆが知られている。

コノ方法と１．テＷｅｌｄｉｎｇ　Ｒｅ５ｅａｒｃｈ　
Ｉｎｔｅｒｎａ−ｔｉｏｎａｌ　Ｖｏｌ、　　４　、　
Ａ　２　、１９７４には大電流通電期間を短絡期の中央
期間に限定させて、大電流期間中消耗型（砿ワイヤと母
材間の電圧全検出して、アーク再生の徴候としての溶滴
のくびれが発生したときの電圧を設定して嘔さ、検出電
圧が設定電圧と等しくなったとき、大電流期間を終了さ
せるようにプログラム制御してスパッタ発生を抑制する
方法が開示されている。しかし、この方法は溶接ワイヤ
突出長の変動によって、電極と母材との間の電圧降下が
変動するため、融滴がくびれだ時の電圧が一定にならず
、大電流期間の終了を指示する時期に誤差を生じ、安定
してスパッタを除去することができないという問題があ
った。

この問題を解決する一方法として、短絡時のめるタイミ
ングにおける溶接ワイヤ電圧ｖＬを記憶するとともに、
その後に生じる電圧■Ｍとの差△Ｖ＝ＶＭ−ＶＬ　・・
・・・・（１）が設定値になったとき、溶接電流を低下
させる方法が特願昭５６−１２７９７３により提案され
ている。

この提案に係る方法によればスパッタを非常に減少させ
ることができるが、完全にスパッタをなくすことはでさ
なかった。

この発明は」二連の特訂出願により提案されたＨｉｌｌ
呻方法全方法して、スパッタの発生をさらに低減するこ
とを目的とするものでめる。

この発明の発明者は、前述の制御方法を詳細に検討した
結果、△ｖ−ｖＭ−ｖＬが設定１直に達した時点を、溶
接ワイヤ先端のくびれが生じる１吋点とする方法では、
笑際のくびれの生じる時点全正Ｒに検出できないことが
判明した。

この点を詳述すると、ワイヤ送給速度変更やｍ―池の振
動などにより、短絡時間に変化が生じたときに、溶接ワ
イヤ先端のくびれが生じた時点の検出に誤差が生じてい
ることが判明した。この点について、溶接電圧と溶接電
流の変化の波形を観察すると、短絡時に２いては、短絡
電流が一定であっても、溶接ワイヤのくびれの有照によ
る抵抗変化による△■の変化の他に、頚絡時間に比例し
て、電圧が、はぼ直線的に、あるいはめるやかな指数関
数的に増加してゆくことが判明した。この電圧増加の要
因は、短絡時における溶接ワイヤのコンタクトチップか
らの突出部ｌの抵抗が短絡期間中に増加するととによる
。

溶接ワイヤ突出部ｌの抵抗変化は、短絡電流により、該
突出部ｌの温度が上昇することによシ、生じるものであ
シ、次式にて表わされる。

ここで △には溶接ワイヤの抵抗変化 Ｊ：　定数（４，２） β：　温度による抵抗変化率 β：Ｖｉ度 Ｒ：　短絡直後の抵抗 Ｃ：　比熱 ■、：　　短絡電流 ｄ：　ワイヤ径 上式に２いて、短絡電流Ｉ、は一定に制御されて２シ、
かつワイヤ径が定まっているので、ｋ″Ｒ°△【　と表
わされ、短絡時における溶接電圧のｆ化△ｖＮｉｃ△ｖ
Ｎ−△１（・Ｉ、＝＝に−Ｒ・△ｔ−ＩＰ＝ｋＶ△【と
みなぜる。短絡後を時間後の溶接ワイヤ突出部に３ける
抵抗変化による電圧増加■Ｎばと表わゼる。

この発明は上述の点に層目してなされたものであって、
（１）式の演算時に上記変化△ｖＮｆｆ：導入すること
により、より正確な溶接ワイヤのくびれ点を決定し得る
ことを特徴とするものである。

以下にこの発明の一実施例を図面とともに説明する。

第１図において、１は溶接電源、２は給電ケーブル、３
は図示されないモータで送給される溶接ワイヤ、４はコ
ンタクトチップ、５Ｆｉ溶接ワイヤ３と母材６間に生じ
るアーク、７はアースケーブルを示す。溶接ワイヤ３の
コンタクトチップ４からの突出長ｌが制御されて、母材
６との間で短絡とアーク発生ヲＪ頒宜時間間隔でぐシ返
して、公知の短絡移行溶接を行なう。

第２図は上述の短絡移行溶接時に寂ける溶接ワイヤ電圧
波形、電流波形ならびに溶接ワイヤ３と母材６との間の
位置関係を示したものであシ、各図に２いて、ａ、ｂ、
ｃ、ｄ、ｅはそれぞれの溶接状態を示す。即ちアーク発
生中＆から徐々にアーク艮が短かくなり、短絡りに至る
。このとき電流を上昇させて、ある一定値に保持する。

溶滴が最も強固に、母材６に結合した時点Ｃを経過した
後、溶接ワイヤ３の先端がくびれ始めたｄ点後、溶接電
流を急激に低下させて、電流が充分に低下した時点ｅに
てアーク再生に移行する。

上述の溶接動作時において、この発生においては、第３
図に示すように、短絡移行後、溶接電流が１．として安
定した時点ｆでの溶接ワイヤの電圧ｖＬを記憶する。次
いで期間Ｃについて、所定たとき、溶接ワイヤ端のくび
れが生じた時点であると判定して、溶接電流を低下させ
る。これによって従来方法よりも薙実にスパッタを減少
させることができる。

実験によれば、ｆ＃接ワイヤ径１．２馴φ、溶徽電ｉ　
■ｐ　７）”　４０　ＯＡノ（！：８、△■−０３〜０
６ｖでアリ、電圧ｖＮは、１　ｔｎ％後Ｋ　Ｏ，２０〜
０．２５　Ｖである。

なお、第４図に示すように時間１２）１．となった場合
、或いは第５図に示すように、溶接ワイヤ突出長ｊがｌ
　２＞１１となった場合でも、」二連の方法ニヨリｖＭ
２−（ＶＬ２　＋ｖＮ２Ｊ−＝△Ｖ　、　或いｌｄ。

ＶＭ３−（ｖＬ３＋ｖＮ３）−△ｖとなった時点で、溶
接電流を低下させることにより、スパッタのない溶接を
行なうことができた。

第６図は上述の制御方法を実施する制御装置の一例であ
り、積分回路１１の一方の端子１１ａば、溶接トーチ４
と母材６との間の電圧を検出する電圧検出器１２の出力
を受けるとともに、他方の端子１１ｂは溶接電流検出器
１３から、溶接ワイヤ３の電流を表わす信号を受けて、
該溶接ワイヤ３に流れる電流が一定の値、たとえば、第
２図に２いて、短絡移行後一定の電流になった時点すか
ら、溶接ワイヤの電圧を積分する。

最低値記憶器１４は短絡移行時の電流がある値になった
後の最低電圧を記憶する。

減算器１５は電圧検出器１２から溶接電圧ｖＭを受け、
さらに積分回路１１から電圧℃積分値ｖＮを受け、さら
に最低値記憶器１４から電圧Ｖｊ　１ｃ受ケチ△Ｖ　＝
　ＶＭ　−（ＶＬ　＋　ＶＮＪ　　−−（２）を演算し
、この演算結果△Ｖは比較器１６の一方の入力端子に印
加される。比較器１６の他方の入力端子にはくびれ電圧
設定Ｍ１７から所定の設定ｇｉＥｙを印加され、△Ｖ＝
Ｅｖとなったとき、該比較器１６は信号を電源１に印加
して、溶接ワイヤ３に流れる電流をアーク再生時にスパ
ッタを生じないような値に低減する。

第７図は上述の積分回路の詳細を示す回路図であって、
電圧検出器１２からの信号と、短絡とアークの中間の電
圧、たとえば１２Ｖに相当する信号を発生する基準電圧
設定器１８ａの信号とを比較する比較器１９は短絡また
はアーク発生のいずれかの信号を論理回路２０に送る。

一方電流横出器１３の信号と短絡電流■、に相当する信
号を発生する基準電圧設定Ｒ１１８ｂの信号とを比較す
る比較器２１は、溶接電流が短絡電流■、に達したか否
かを表わす信号を論理回路２０に送る。

論理回路２０は、比較器１９が短絡を検出し、かつ比較
器２１が、短絡電流がｌ、に達したことを検出したとき
信号　１　を出力し、他ば　Ｏとなる。な３、論理回路
２０は短絡検出だけで信号１全出力するようにしてもよ
い。２３は積分器でろって、時定数を定める抵抗２４と
コンデンサ２５と増：唱潴２６とを有し、抵抗２４は電
圧検出器１２と接続され、積分用コンデンサ２５にはア
ナログスイッチ２７が並列に接続されている。アナログ
スイッチ２７は論理回路２０の出力が　１のときオフと
なり、電圧検出器１２の出力電圧全積分し、了だ論理回
路２０の出力が０のとき、オンとなって、コンデンサ２
５を放電させる。

上記の構成により、短絡移行によって、電圧検出器１２
の出力電圧が、基準電圧設定器１８ａの設定値よシも低
くなり、かつ、電流検出器１３の出力電圧が基準電圧設
定器１８Ｆ）の設定値よりも大きくなったとき、即ち短
絡電流が安定値ＩＰヨ９も大きくなったとき、したがっ
て時点ｆに達したとき論理回路２０は出力　１　を生じ
て、アナログスイッチ２７をオフとし、コンデンサ２５
の積分を開始する。

積分値は減算器１５に印加され、（２）式の演算を行な
い、△Ｖが所定値に達すると、電流を低下させる。この
ときの比較器１６の出力は論理回路２０に印加されて、
該論理回路の出力音　０　とし、アナログスイッチ２７
をオンとして積分器２３の充電電圧を０にリセットする
。

な２積分回路１１の積分は、比較器１９の出力によって
アーク再生へ移行したときに終了させてもよい。

第７図にυいて最低値記・重器１４は短絡移行時点で論
理回路２０の出力が　１　となったとき、最低電圧の記
“厖全開始し、アーク再生時に論理回路２０の出力が　
０　となったとき、その記１意値をリセットする。

第８図はくびれ電圧設定器１７の詳細を示す回路図であ
り、電流検出器１３の出力信号が抵抗に１を介して、演
算増幅＊３Ｏの一方の入力端子に印加され、該演算増１
１易器３０の他方の入力端子には所定の基準電圧が印加
される。

抵抗Ｒ２は演算増・唱器３００Å出力端子間に接続され
ている。上記の構成により、電流検出器１３Ｖを基準入
ノＪとして比較器１６に送ることができる。

なおくびれ電圧設定器の信号としては、溶接機の短絡時
の電流Ｉ、を設定する設定器の出力信号を用いてもよい
。

また上記電流■、が一定である場合には、くびれ電圧設
定器として、一定の電圧を出力する可変抵抗器等を用い
てもよい。

第９図は減算器１５の一例を示す図であり、電圧検出器
１２の出力信号ｖＭと、積分回路１１の出力信号ｖＮと
最低値記憶器１４の出力信号ＶＬとはそれぞれ抵抗Ｒ３
，Ｒ４，Ｒ５’ｅ介して演算増幅器３３に印加され、各
入力信号の符号を適当に設定することにより、 を得ることができる。

なおに６は演算増幅＃３３の入力と出力端子間に接続さ
れた抵抗でありＲ３−Ｒ４＝Ｒ５＝Ｒ（３とすることに
よりｖＭ−ｖＮ−ｖＬ　を得ることができる。

以上詳述したように、この発明は短絡移行溶接において
、溶接ワイヤと母材間の短絡が生じてからアーク再生へ
移行する際に生じる溶接ワイヤのくびれを、短絡初期の
溶接ワイヤ電圧とその後の溶接ワイヤ電圧との差から検
出して、溶接ワイヤ電流を低減して、アーク時のスパッ
タの発生を防止する制御方法において、短絡開始時点以
後の溶接ワイヤの温度変化による抵抗降下の変動分を加
味して、上記差゛溶用を演算し、その差電圧が設定ｆ直
になったとき、溶接ワイヤのくびれが生じたものと判定
し、溶接電流を低減するようにしたものであるから、短
絡時間の変動などがあっても、溶接ワイヤのくびれが生
じるタイミング全正確に検出することができるようにな
り、スパッタの発生全確実に防止することができる。

【図面の簡単な説明】

第１図はこの発明が３首用される溶接装置の概略構成を
示す図、第２図は短絡移行溶接にｐけるｍ接電圧と溶接
電流との波形図を溶接ワイヤと母材との間の関係を併せ
て示す図、第３図ないし第５図はこの発明による溶接電
圧と溶接電流の関係を示す波形図、第６図はこの発明の
一実施例を示す回路図、第７図は第６図の実施例に用い
られる積分回路の詳細な回路図、第８図は第６図の実施
例に用いられるくびれ電圧設定器の一例を示す回路図、
第９図は第６図の実施例に用いられる減算回路の一例を
示す回路図である。 ■・・・電源、　３・・・溶接ワイヤ、　６・・・母材
、１２・・・電圧検出器、　　１１・・・積分回路、　
　１４・・・最低値記憶器、　１５・・・減算器、　１
６・・・比較器。 特許出願人　株式会社　神戸製鋼所 代理人弁即士青山　葆外２名 第１１！Ｉ ス 第２図

Claims (4)

【特許請求の範囲】
1. （１）短絡移行ン各接に３いて、短絡発生時の特定の時
   点の溶接電圧ｖＬと、短絡期間に２ける溶接電圧の積分
   １直■Ｎと、短絡期間に２ける溶接電圧ＶＭ　ト’ｌｉ
   ”　７Ｍ８　定Ｌ　”’Ｃ１ｖＭ−ｖＬ−ｖＨ＝△ｖ＊
   ｐＸして、△Ｖが設定１厘に達したとき、溶接電流全低
   減して、アーク再生に移行することを特徴とする短絡移
   行浴接の制御方法。
2. （２）短絡移行溶接装置に２いて、溶接電圧ｖＭを検出
   する第１電圧便呂手段と、短絡Ｍｌ′ｉ＋１に２ける溶
   接電圧を積分して、積分１ｌｌｉｉｖＮを出力する積分
   回路と、第１電圧便出手段の信号によシ短絡期間中特定
   の時点の溶少岨圧ｖＬを検出する第２亀圧慣出手段と、
   第１電圧検出手段１ｇ分口路ならびに第２″暇圧横出手
   収の各出力からＶＭ−ｖＬ−ＶＮを演算する減算回路と
   、減算回路の出力喧圧が所定の基準直になったこと全検
   出する比較回路と、比較回路の出力によって、溶接電流
   を低減する制曲１手段とを匍えたことを特徴とする短絡
   移行溶接の制御装置。
3. （３）第１電圧検出手段は溶接トーチと母は間の電圧を
   検出するものである特許請求の範囲第２項記載の制御装
   置。
4. （４）比較回路の基準値は、溶接電流に応じて変化する
   ものである特；ｆ１″請求の範囲第２項記載の制御装置
   。