JPS59122157A - 符号検出回路 - Google Patents
符号検出回路Info
- Publication number
- JPS59122157A JPS59122157A JP22872482A JP22872482A JPS59122157A JP S59122157 A JPS59122157 A JP S59122157A JP 22872482 A JP22872482 A JP 22872482A JP 22872482 A JP22872482 A JP 22872482A JP S59122157 A JPS59122157 A JP S59122157A
- Authority
- JP
- Japan
- Prior art keywords
- code
- circuit
- shift register
- signal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/247—Testing correct operation by using the properties of transmission codes three-level transmission codes, e.g. ternary
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はＢｎＺｓ符号をＮＲＺ符号に復号する符号検出
回路に係り、特にＰＣＭ中継系のシステム試験に使用す
るパルストリオの検・重機能を持たせた符号検出回路に
関するものである。
回路に係り、特にＰＣＭ中継系のシステム試験に使用す
るパルストリオの検・重機能を持たせた符号検出回路に
関するものである。
（ｂ） 従来技術と問題点
以下、従来のＰＣＭ中継系の折返し試験のループ作製に
使用する切替回路の制御を行うノくルストリオ検出回路
について第１図、第２図に基づいて説明する。
使用する切替回路の制御を行うノくルストリオ検出回路
について第１図、第２図に基づいて説明する。
第１図はＰＣＭ端局（または監視局）間のシステム試験
をパルストリオを用℃・て行うブロック図を示す。同図
は端局１，２と中継所３−１゜３− ｎ−１との上り回
線用３中継器４−１〜４− ｎ及び下り回線用４の中継
器５−１〜５−ｎの中継系のシステム試験をＰＣＭ符号
試験器６を用いて行う。
をパルストリオを用℃・て行うブロック図を示す。同図
は端局１，２と中継所３−１゜３− ｎ−１との上り回
線用３中継器４−１〜４− ｎ及び下り回線用４の中継
器５−１〜５−ｎの中継系のシステム試験をＰＣＭ符号
試験器６を用いて行う。
第１図において上り回線３０ＰＣＭ信号は端局１の入力
端子７に入力され、そのＰＣＭ信号は中継器４−１〜４
− ｎ−１を経、更に端局２の中継器４−１１を経て切
替スイッチ８の可動接点９−１゜接点９−２を経て伝送
回路１ｏ−１に出方されている。
端子７に入力され、そのＰＣＭ信号は中継器４−１〜４
− ｎ−１を経、更に端局２の中継器４−１１を経て切
替スイッチ８の可動接点９−１゜接点９−２を経て伝送
回路１ｏ−１に出方されている。
一方、下り回線４０ＰＣＭ信号は伝送路１０−２を経て
、端局２の切替スイッチ８の接点９−４゜可動接点９−
５−中継器５− ｎ −５−ｎ−１〜５−１を経出力端
子１１より出力されている。
、端局２の切替スイッチ８の接点９−４゜可動接点９−
５−中継器５− ｎ −５−ｎ−１〜５−１を経出力端
子１１より出力されている。
前記のＪ？ ＣＭ信号の中継系、即ち上り回線３と下り
回線４を喘端２で折り返した中継系のループ試験を行う
。
回線４を喘端２で折り返した中継系のループ試験を行う
。
ＰＣＭ符号試験器６のパルストリオ送出器１２より第２
図（１）に示す周期Ｔの４ビツトのパルストリオを入力
端子７に入力すると、上記のパルストリオ（１）は中継
器４−１〜４− ｎを経てパルストリオ符号検出回路１
３にて検出され、その検出信号で切替スイッチを動作し
可動接点９−１及び９−５を下側に切替え、可動接点９
−１と接点９−３及び可動接点９−５と接点９−６が夫
々接続し、上１．も り回線１４と下り回線１５とがループ接〃され、第２図
（１）Ｋ示したパルストリオは中継器５−ｎ−１−１を
経て出力端子１１に出力され、そのパルストリオはパル
ストリオ検出器１４で検出され、これにより上り回線３
と下り回線４のループが形成さ、れＰＣＭ中継系の折返
し試験が行われる。
図（１）に示す周期Ｔの４ビツトのパルストリオを入力
端子７に入力すると、上記のパルストリオ（１）は中継
器４−１〜４− ｎを経てパルストリオ符号検出回路１
３にて検出され、その検出信号で切替スイッチを動作し
可動接点９−１及び９−５を下側に切替え、可動接点９
−１と接点９−３及び可動接点９−５と接点９−６が夫
々接続し、上１．も り回線１４と下り回線１５とがループ接〃され、第２図
（１）Ｋ示したパルストリオは中継器５−ｎ−１−１を
経て出力端子１１に出力され、そのパルストリオはパル
ストリオ検出器１４で検出され、これにより上り回線３
と下り回線４のループが形成さ、れＰＣＭ中継系の折返
し試験が行われる。
前記パルストリオの符号検出回路１３については後記に
て説明する。
て説明する。
次にＢｎＺｓ符号をＮ几Ｚ符号に変換する従来例の符号
検出回路について第２図、第３図に基づいて説明する。
検出回路について第２図、第３図に基づいて説明する。
第２図（２）はＮＲＺ符号を示す。第２図（３）は図（
２）のＮＲＺ符号をＨｎＺｓ符号に変換したものであ第
３図はＢｎＺｓ符号を検出し、これをＮＲＺ符号に変換
する符号検出回路を示す。
２）のＮＲＺ符号をＨｎＺｓ符号に変換したものであ第
３図はＢｎＺｓ符号を検出し、これをＮＲＺ符号に変換
する符号検出回路を示す。
第２図（３）においてＢｎＺｓ符号は、ＮＲＺ符号の０
がｎピット連続したとき、特殊なパターンに変換する符
号であり、例えばｎ ＝ ８のＢ ８ Ｚ ｓ符号に於
いては、第２図（２）Ｋ示すＮＦＩ・Ｚ符号の１“はバ
イポーラ則パルスＢとし、“θ″が８個述続しタトキ、
バイポーラパイオレー７ヨンノくルスヲ■とすると、第
２図（３）に示す’ Ｂ Ｏ（Ｉ Ｖ Ｂ ＯＯＶ”に
置換するものである。従ってＮＲＺ符号の”（ｒが連続
しても、伝送路にはバイポーラ化〕くルスＢ及ヒバイボ
ーラバイオレーションバルス■が送出されることになる
。
がｎピット連続したとき、特殊なパターンに変換する符
号であり、例えばｎ ＝ ８のＢ ８ Ｚ ｓ符号に於
いては、第２図（２）Ｋ示すＮＦＩ・Ｚ符号の１“はバ
イポーラ則パルスＢとし、“θ″が８個述続しタトキ、
バイポーラパイオレー７ヨンノくルスヲ■とすると、第
２図（３）に示す’ Ｂ Ｏ（Ｉ Ｖ Ｂ ＯＯＶ”に
置換するものである。従ってＮＲＺ符号の”（ｒが連続
しても、伝送路にはバイポーラ化〕くルスＢ及ヒバイボ
ーラバイオレーションバルス■が送出されることになる
。
ＢｎＺｓ符号の受信側では、バイポーラ／＜イオレーシ
ョンパルス■が一定のパターントシテ挿入されているこ
とを検出してＮ几Ｚ符号の°０ の連続であることを識
別してＮＲＺ符号に復号することができる。
ョンパルス■が一定のパターントシテ挿入されているこ
とを検出してＮ几Ｚ符号の°０ の連続であることを識
別してＮＲＺ符号に復号することができる。
以下、第３図のＢ ｎ Ｚ ｓ ／Ｎ １（、Ｚの従来
例の符号検出回路について説明する。同図で１５は入力
端子、１６はバイポーラ・ユニポーラ変換回路、（以下
Ｂ／Ｕ変換回路と記す）１７はオア回路、１８はバイポ
ーラバイオレーションチェック回路、１９．２０はシフ
トレジスタ、２１．２２は第１及び第２検出回路、２３
はアンド回路である。
例の符号検出回路について説明する。同図で１５は入力
端子、１６はバイポーラ・ユニポーラ変換回路、（以下
Ｂ／Ｕ変換回路と記す）１７はオア回路、１８はバイポ
ーラバイオレーションチェック回路、１９．２０はシフ
トレジスタ、２１．２２は第１及び第２検出回路、２３
はアンド回路である。
第３図において、入力端子１５に入力した第２図（３）
に示したＢＯＯＶＢＯＯＶ波形はバイポーラ・それぞれ
の信号ａ、ｂはオア回路１７を介してＮＲＺ信号信号口
て第１シフトレジスタ１９に加えられる。又信号ａ、ｂ
の生起順序をノくイボーラノくイオレーションチェック
回路１８でチェックし、バイポーラ化でない場合、誤り
信号ｄとして第２シフトレジスタ２０に加えられる。
に示したＢＯＯＶＢＯＯＶ波形はバイポーラ・それぞれ
の信号ａ、ｂはオア回路１７を介してＮＲＺ信号信号口
て第１シフトレジスタ１９に加えられる。又信号ａ、ｂ
の生起順序をノくイボーラノくイオレーションチェック
回路１８でチェックし、バイポーラ化でない場合、誤り
信号ｄとして第２シフトレジスタ２０に加えられる。
ＢｓＺＳ符号を用いた場合、第１及び第２シフトレジス
タ１９，２０は８ビツト構成とするものであり、原ＮＲ
Ｚ符号の゛０′ツ連続がなく、ｌくイボーラ則パルスＢ
のみ入力されている場合は、第２シフトレジスタ２０の
内容はオール“０″であり、誤り検出信号Ｉは出力され
ず、又第１シフトレジスタ１９からは復号されたＮＲＺ
信号りが出力される。
タ１９，２０は８ビツト構成とするものであり、原ＮＲ
Ｚ符号の゛０′ツ連続がなく、ｌくイボーラ則パルスＢ
のみ入力されている場合は、第２シフトレジスタ２０の
内容はオール“０″であり、誤り検出信号Ｉは出力され
ず、又第１シフトレジスタ１９からは復号されたＮＲＺ
信号りが出力される。
、第２図（３）に示すＢ８ＺＳ符号が入力され、。
ＮＲＺ符号の”０”の８ビツト連続の置換符号の” Ｂ
ＯＯＶＩ３００Ｖ”が第１７７ ） レジスタ１９にセ
ントされたとき、バイポーラバイオレーションパルスＶ
をバイボーラバイオレ〜ジョンチェック回路］８で検出
することにより、第２シフトレジスタ２０は図示の内容
となる。検出回路６は第１シフトレジスタ１９の内容が
１００１１００１”のとき検出信号ｅを１”とする構成
を肩し、又検出回路７は第２シフトレジスタ２０の内容
が１０００１０００”のとき検出信号ｆを”１！′とす
る構成を翁するものである。
ＯＯＶＩ３００Ｖ”が第１７７ ） レジスタ１９にセ
ントされたとき、バイポーラバイオレーションパルスＶ
をバイボーラバイオレ〜ジョンチェック回路］８で検出
することにより、第２シフトレジスタ２０は図示の内容
となる。検出回路６は第１シフトレジスタ１９の内容が
１００１１００１”のとき検出信号ｅを１”とする構成
を肩し、又検出回路７は第２シフトレジスタ２０の内容
が１０００１０００”のとき検出信号ｆを”１！′とす
る構成を翁するものである。
アンド回路２３の出力信号ｇは第１及び第２シフトレジ
スタ１９，２０のクリヤ信号となるもので、検出信号ｅ
、ｆが両方とも１”の場合、第１、第２シフトレジスタ
１９．２０はクリヤされ、ＮＲＺ信号１１は゛０パの連
続となって出力され、又誤り検出信号１は”０′となる
。即ちバイポーラバイオレーションパルスＶが検出され
ても誤りでないとして処理されることになる。なお伝送
誤’７等によりバイポーラバイオレーションが検出すれ
た場合は、検出信号ｅ、ｆが同時Ｋ”１”となることが
ないので、誤り検出信号ｉが出力されることになる。従
って第２シフトレジスタ２ｏは、置換符号の検出と誤り
検出とに利用されるものとなる。
スタ１９，２０のクリヤ信号となるもので、検出信号ｅ
、ｆが両方とも１”の場合、第１、第２シフトレジスタ
１９．２０はクリヤされ、ＮＲＺ信号１１は゛０パの連
続となって出力され、又誤り検出信号１は”０′となる
。即ちバイポーラバイオレーションパルスＶが検出され
ても誤りでないとして処理されることになる。なお伝送
誤’７等によりバイポーラバイオレーションが検出すれ
た場合は、検出信号ｅ、ｆが同時Ｋ”１”となることが
ないので、誤り検出信号ｉが出力されることになる。従
って第２シフトレジスタ２ｏは、置換符号の検出と誤り
検出とに利用されるものとなる。
Ｂ８ＺＳ符号は前述の如き置換符号以外に種々のパター
ンが考えられるが、そのパターン釦対応して検出回路６
，７を構成すれば良く、簡単な論理構成で実現すること
ができる。又ｎ ＝１３以外の種々のＢ’ｎＺ８符号の
復号にも適用し得るものであり、第１、第２シフトレジ
スタ１９．２０及び検出回路６，７は、ｎ及び置換符号
に対応して構成すれば良いことになる。
ンが考えられるが、そのパターン釦対応して検出回路６
，７を構成すれば良く、簡単な論理構成で実現すること
ができる。又ｎ ＝１３以外の種々のＢ’ｎＺ８符号の
復号にも適用し得るものであり、第１、第２シフトレジ
スタ１９．２０及び検出回路６，７は、ｎ及び置換符号
に対応して構成すれば良いことになる。
すなわち、従来のかがるシステムにおいては、パルスト
リオ検出部と、符号検出回路を別個に設ける必要があり
、端局の構成が大型化するという欠点があった。
リオ検出部と、符号検出回路を別個に設ける必要があり
、端局の構成が大型化するという欠点があった。
（ａ＋ 発明の目的
本発明は上記の欠点Ｖこ鑑みて、従来のＢ ｎ ｌ ｓ
／！ Ｎ ＲＺ符号検出並びにパルストリＩ検出をできる新規
な符・り検出回路ｉを掃供する。
／！ Ｎ ＲＺ符号検出並びにパルストリＩ検出をできる新規
な符・り検出回路ｉを掃供する。
（４＋ 発明の構成
本発明は前記の目的を達成するために入力にバイポーラ
Ｂ ＪｌＺ ｓ 同号をユニポーラＮ）ＬＺ符号に変ｈ
＞−ｊ−’ ｉ、）Ｂ ｎ Ｚ’ Ｓ ／ Ｎ ＲＺ変
換回路を徊−シ、ｔＪＥＫ侯されたＮ ｆ（・Ｚ符号を
出力する第１シフトレジスタと、前記ＢｎＺｓ／ＮＲＺ
変換回路の出力よりＢ ｎ Ｚ Ｓ 符号のパイホーラ
バイオレ〜ションヲ検出した信号が入力される亮２シフ
トレジスタと、前記第１シフトレジスタの内容を加えて
置換符号に対応したバタ〜ンを検出する第１検出回路と
、前記第２７フトレジスタの内容に加えて置換符号のバ
イポーラバイオレーションパルスのパターンを検出する
第２検出回路と、前記第１及び第２検出回路が同時に検
出したとき前記第１及び第２シフトレジスタをクリヤす
る回路を具備した符号検出回路において、前記シフトレ
ジスタの並列出力端子に接続した第３検出回路に前記Ｂ
ｎＺｓ／端子に接続した第４検出回路に前記パルストリ
オのバイポーラバイオレーションのパターンを検出する
手段を有し、前記第３及び第４検出回路が同時に検出し
たとき、前記第１及び第２シフトレジスタをクリアする
と共に該検出信号を制御信号として使用することを特徴
とする。
Ｂ ＪｌＺ ｓ 同号をユニポーラＮ）ＬＺ符号に変ｈ
＞−ｊ−’ ｉ、）Ｂ ｎ Ｚ’ Ｓ ／ Ｎ ＲＺ変
換回路を徊−シ、ｔＪＥＫ侯されたＮ ｆ（・Ｚ符号を
出力する第１シフトレジスタと、前記ＢｎＺｓ／ＮＲＺ
変換回路の出力よりＢ ｎ Ｚ Ｓ 符号のパイホーラ
バイオレ〜ションヲ検出した信号が入力される亮２シフ
トレジスタと、前記第１シフトレジスタの内容を加えて
置換符号に対応したバタ〜ンを検出する第１検出回路と
、前記第２７フトレジスタの内容に加えて置換符号のバ
イポーラバイオレーションパルスのパターンを検出する
第２検出回路と、前記第１及び第２検出回路が同時に検
出したとき前記第１及び第２シフトレジスタをクリヤす
る回路を具備した符号検出回路において、前記シフトレ
ジスタの並列出力端子に接続した第３検出回路に前記Ｂ
ｎＺｓ／端子に接続した第４検出回路に前記パルストリ
オのバイポーラバイオレーションのパターンを検出する
手段を有し、前記第３及び第４検出回路が同時に検出し
たとき、前記第１及び第２シフトレジスタをクリアする
と共に該検出信号を制御信号として使用することを特徴
とする。
（ε）発明の実施例
以下、本発明の符号検出Ｉ！２１路を第４図の実施例に
基づいて説明する。本実施例は第３図に示した従来例の
ＢｎＺｓ／ＮＲＺ符号検出回路に第１図に示したＰＣＭ
中継系の回線試験に使用した試験パターンのパルス）
ＩＪオが検出できる機能をもたせたもので、第４図のブ
ロック回路図の１５〜２３によって構成される符号検出
回路は第３ ＋ｃと同−ＦＡ能をもつものを示し、本発
明はこの回路に鎖線で囲まれた第３検出回路２４、第４
検出回路２５、アンド回路２６を主に追加してパルスト
リオが検出できるようＫしたものである。この場合第３
第４検出回路２４．２５の入力は夫々に対応′４−る第
１、第２シフトレジスタ１９．２０の並列出力端子に接
続する。
基づいて説明する。本実施例は第３図に示した従来例の
ＢｎＺｓ／ＮＲＺ符号検出回路に第１図に示したＰＣＭ
中継系の回線試験に使用した試験パターンのパルス）
ＩＪオが検出できる機能をもたせたもので、第４図のブ
ロック回路図の１５〜２３によって構成される符号検出
回路は第３ ＋ｃと同−ＦＡ能をもつものを示し、本発
明はこの回路に鎖線で囲まれた第３検出回路２４、第４
検出回路２５、アンド回路２６を主に追加してパルスト
リオが検出できるようＫしたものである。この場合第３
第４検出回路２４．２５の入力は夫々に対応′４−る第
１、第２シフトレジスタ１９．２０の並列出力端子に接
続する。
また従来例のＢ、ｎＺｓ符号検出回路では８ｂｉｔ符号
を検出しているので、本実施例ではそれ以下のｂｉｔ構
成によるパルストリオを使用することにする。
を検出しているので、本実施例ではそれ以下のｂｉｔ構
成によるパルストリオを使用することにする。
第４図において、入力端子１５に第２図（１；に示した
パルストリオが入力すると、このパルストリオはＢ／［
Ｊ変換回路１６にてパルストリオの正極ＮＲＺ信号ａ及
び負極Ｎ几２信号すに変換されも夫々信号ａ、ｂはオア
回路１７を介してＮＨ’Ｚ信号Ｃとして第１シフトレジ
スタ１９に加えらｎる。
パルストリオが入力すると、このパルストリオはＢ／［
Ｊ変換回路１６にてパルストリオの正極ＮＲＺ信号ａ及
び負極Ｎ几２信号すに変換されも夫々信号ａ、ｂはオア
回路１７を介してＮＨ’Ｚ信号Ｃとして第１シフトレジ
スタ１９に加えらｎる。
またａ、ｂの生起順序をパイボーラノくイオレーション
チェック回路１８でチェックし、バイポーラ則でない場
合、誤り信号ｄとして第２シフトレジスタ２０に加えら
れる。
チェック回路１８でチェックし、バイポーラ則でない場
合、誤り信号ｄとして第２シフトレジスタ２０に加えら
れる。
上記の場合、第２図（１）の１時間内のビットは（１）
−１の如＜１．−１．１．０となり、嬉１シフトレジス
タ１９には１，１，１．０がセットされ、ずたこのパル
ストリオはノくイボ−ラノくイオレーションチェック回
路１８でバイオレーションがチェックされ、第２シフト
レジスタ２０には０，０゜１．０がセットされる。
−１の如＜１．−１．１．０となり、嬉１シフトレジス
タ１９には１，１，１．０がセットされ、ずたこのパル
ストリオはノくイボ−ラノくイオレーションチェック回
路１８でバイオレーションがチェックされ、第２シフト
レジスタ２０には０，０゜１．０がセットされる。
第３検出回路２４は第１シフトレジスク１９の内容が１
．１，１．０のとき検出信号ｅを１とする構成を１し、
また第４検出回路２ｂは第２シフトレジスタ２０の内容
が０． ０． １． ０のとき検出器＋４ｔｆを１とす
る構成を有するものである。
．１，１．０のとき検出信号ｅを１とする構成を１し、
また第４検出回路２ｂは第２シフトレジスタ２０の内容
が０． ０． １． ０のとき検出器＋４ｔｆを１とす
る構成を有するものである。
また、アンド回路２６の出力器上ｇはシフトレジスタ１
９．２０のクリヤ信号となるもので、検出信号ｅ、ｆの
両方共１の場合、第１、第２シフトレジスタ１９．２０
をクリヤすると共にこの１は出力端子２７より出力され
、前記第１図の切替スイッチ８を駆動し、上り回＆！３
と下り回路４をループ接続し、１’ＣＭ中継系のシステ
ム試験が行えるようＫする。
９．２０のクリヤ信号となるもので、検出信号ｅ、ｆの
両方共１の場合、第１、第２シフトレジスタ１９．２０
をクリヤすると共にこの１は出力端子２７より出力され
、前記第１図の切替スイッチ８を駆動し、上り回＆！３
と下り回路４をループ接続し、１’ＣＭ中継系のシステ
ム試験が行えるようＫする。
（Ｌ）発明の詳細
な説明した如く、従来のＰＣＭ中継系のシステム試験に
おいては上り回線、下り回線のループ作製はパルス）Ｉ
Ｊオ符号検出回路にて検出された信号でループ作製用の
切替スイッチを制御して行（・、また端局のＰＣＭ伝送
装置にはＢ ｎ Ｚ ｓ ／ＮＲＺ符号検出回路が具備
されているのに対し虱本発明は前記のＢ ｎ Ｚ ｓ
／、Ｎ几Ｚ符号検出回路に２ケの検出回路、とアンド回
路を附加することにより、パルストリオが検出されるの
で、ＰＣＭ伝送装置が簡易化され低コスト化される。
おいては上り回線、下り回線のループ作製はパルス）Ｉ
Ｊオ符号検出回路にて検出された信号でループ作製用の
切替スイッチを制御して行（・、また端局のＰＣＭ伝送
装置にはＢ ｎ Ｚ ｓ ／ＮＲＺ符号検出回路が具備
されているのに対し虱本発明は前記のＢ ｎ Ｚ ｓ
／、Ｎ几Ｚ符号検出回路に２ケの検出回路、とアンド回
路を附加することにより、パルストリオが検出されるの
で、ＰＣＭ伝送装置が簡易化され低コスト化される。
第１図はＰ ＣＭ中継系のシステム試験を示す図、第２
図はパルストリオ、ＮＲ’Ｚ、ＢｎＺｓの各符号を示す
図、第３図はＢ ｎ Ｚ ｓ ／ Ｎ ＲＺの従来例の
符号検出回路、第４図は本発明の実施例を示す。 図中、１，２は端間、３は上り回線、４は下り回線、３
−１〜３−ｎは中継所、４−１・〜４−ｎ。 ５−１〜５−ｎは中継器、６はＰＣＭ符号試験器、７は
入力端子、８は切替スイッチ、９−１．９−５は可動接
点、９−２． ９−３． ９−４ ９−６は接点、１０
−１．１０−２は伝送回路、１１は出力端子、１２はパ
ルストリオ送出器、１３はパルストリオ符号検出回路、
１４はパルストリオ検出器、１５は入力端子、Ｊ６はＢ
／Ｕ変換回路、１７はオア回路、１８はバイポーラバイ
オレージｓｙチェック回Ｍ、１９．２０はシフトレジス
タ、２１．２２，２４，２５は検出回路、２６はアト回
路、２７は出力端子を示す。
図はパルストリオ、ＮＲ’Ｚ、ＢｎＺｓの各符号を示す
図、第３図はＢ ｎ Ｚ ｓ ／ Ｎ ＲＺの従来例の
符号検出回路、第４図は本発明の実施例を示す。 図中、１，２は端間、３は上り回線、４は下り回線、３
−１〜３−ｎは中継所、４−１・〜４−ｎ。 ５−１〜５−ｎは中継器、６はＰＣＭ符号試験器、７は
入力端子、８は切替スイッチ、９−１．９−５は可動接
点、９−２． ９−３． ９−４ ９−６は接点、１０
−１．１０−２は伝送回路、１１は出力端子、１２はパ
ルストリオ送出器、１３はパルストリオ符号検出回路、
１４はパルストリオ検出器、１５は入力端子、Ｊ６はＢ
／Ｕ変換回路、１７はオア回路、１８はバイポーラバイ
オレージｓｙチェック回Ｍ、１９．２０はシフトレジス
タ、２１．２２，２４，２５は検出回路、２６はアト回
路、２７は出力端子を示す。
Claims (1)
- 入力にバイポーラＢｎＺｓ符号をユニポーラＮＲＺ符号
に変換するＢ ｎ Ｚ ｓ ／ Ｎ几Ｚ変換回路を有し
、該変換されたＮＲＺ符号を出力する第１シフトレジス
タと、前記Ｂ ｎ Ｚ ｓ ／ Ｎ ＲＺ変換回路の出
力よりＢｎＺｓ符号のパイポーラバイオレゾヨンを検出
した信号が入力される第２シフトレジスタと、前記第１
シフトレジスタの内容を加えて置換符号に対応したパタ
ーンを検出する第１検出回路と、前記第２シフトレジス
タの内容に加えて置換符号のバイポーラバイオレーショ
ンパルスのパターンを検出する第２検出回路と、前記第
１及び第２検出回路が同時に検出したとき前記第１及び
第２シフトレジスタをクリヤする回路を具備した符号検
出回路において、前記シフトレジスタの並列出力端子に
接続した第３検出回路に前記ＢｎＺｓ／ＮＲＺ変換回路
に人力されたパルストの並列出力端子に接続した第４検
出回路に前記ノくルストリオのバイポーラバイオレーシ
ョンのパターンを検出する手段を有し、前記第３及び第
４検出回路が同時に検出したとき、前記第１及び第２シ
フトレジスタをクリアすると共に該検出信号を制御信号
として使用することを特徴とする符号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22872482A JPS59122157A (ja) | 1982-12-28 | 1982-12-28 | 符号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22872482A JPS59122157A (ja) | 1982-12-28 | 1982-12-28 | 符号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122157A true JPS59122157A (ja) | 1984-07-14 |
Family
ID=16880816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22872482A Pending JPS59122157A (ja) | 1982-12-28 | 1982-12-28 | 符号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122157A (ja) |
-
1982
- 1982-12-28 JP JP22872482A patent/JPS59122157A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327433A (en) | Digital tandem channel unit interface for telecommunications network | |
| DK150057B (da) | Anlaeg til overfoering af meddelelser | |
| JPH08505021A (ja) | 暗号化による冗長信号線の障害検出装置および方法 | |
| KR870004587A (ko) | 무선 근거리 통신 장치 | |
| US4524462A (en) | System for jointly transmitting high-frequency and low-frequency digital signals over a fiber-optical carrier | |
| US3744051A (en) | Computer interface coding and decoding apparatus | |
| JPS59122157A (ja) | 符号検出回路 | |
| DK162675B (da) | Digitaltransmissionsanlaeg | |
| US3770913A (en) | System for remote supervision of two-way repeater stations in multichannel pcm telecommunication path | |
| JP2957665B2 (ja) | Ｈｄｂ３，ａｍｉ符号則違反検出装置 | |
| GB2355376A (en) | Transmitter and synchronous receiver for CIMT encoded data | |
| JPH0628353B2 (ja) | 配電線を使用した搬送デ−タ送受信方式 | |
| SU1089606A1 (ru) | Устройство дл приема и передачи информации | |
| JP3331450B2 (ja) | ループバック機能付き通信装置およびループバック機能付き変復調装置 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| SU403100A1 (ru) | Устройство передачи цифровой ииформации | |
| JPS63131737A (ja) | 補助信号伝送方式 | |
| JPH01205627A (ja) | ディジタル伝送装置の復号回路 | |
| SU743216A1 (ru) | Устройство дл контрол групповых каналов многоканальной системы передачи и приема информации с временным делением каналов | |
| RU1793560C (ru) | Устройство приема тональных сигналов | |
| JPH04287543A (ja) | 並列光伝送回路 | |
| JPS58215160A (ja) | 加入者線集線スイツチ検証方式 | |
| JPS6384343A (ja) | 信号変換端末装置 | |
| JPS63142743A (ja) | 監視制御信号受信回路 | |
| JPH0795755B2 (ja) | ｍＢ−ｎＢ逆符号変換装置 |