JPS59121525A - Subchannel control system - Google Patents

Subchannel control system

Info

Publication number
JPS59121525A
JPS59121525A JP22864282A JP22864282A JPS59121525A JP S59121525 A JPS59121525 A JP S59121525A JP 22864282 A JP22864282 A JP 22864282A JP 22864282 A JP22864282 A JP 22864282A JP S59121525 A JPS59121525 A JP S59121525A
Authority
JP
Japan
Prior art keywords
scw
area
subchannel
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22864282A
Other languages
Japanese (ja)
Inventor
Yukinori Inoue
井上 幸紀
Hiroo Mizuguchi
水口 浩夫
Kanji Suzuki
鈴木 貫司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22864282A priority Critical patent/JPS59121525A/en
Publication of JPS59121525A publication Critical patent/JPS59121525A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To prevent the reoccurrence of an error or the like, by providing a stand-by area for each subchannel on a memory and recovering the error surely without having the influence upon operations of subchannels other than the corresponding subchannel if the read error occurs. CONSTITUTION:A stand-by area for each subchannel is provided on the memory. For example, a control program is read out from a load area 5 of the control program in a memory 4 through a processor 3 of a transfer device 2 on a basis of a command from a central processing unit 1, and each step of the control program is executed. If the read error occurs when an area SCWm, where control data or the like is stored, in an address Am is read out, the detecting control program is searched on a management table 9 to check the address of a stand-by area SCW. If the stand-by area SCW in address An+1 cannot be used, the memory is so rewritten that a subchannel (m) on a correspondence table 6' between subchannels and addresses of areas SCW corresponds to the address An+1, and it is indicated that the area SCW in the address An+1 is busy on the management table 9 of areas SCW.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、複数のサブチャネルを擁し、内蔵するメモリ
上に、各サブチャネルごとに対応して設けられ制御デー
タ等が格納される領域(以下SCWと言う〕全有する転
送装置において、SCWの読み出し時に誤りが発生した
とき、該事象による影響を最小限に止めるための技術に
関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention has a plurality of subchannels, and an area (on a built-in memory) provided corresponding to each subchannel to store control data, etc. The present invention relates to a technique for minimizing the influence of an error when an error occurs when reading an SCW in a transfer device (hereinafter referred to as SCW).

(2)従来技術と問題点 第1図は従来の転送装置の制御力式を説明するためのブ
ロック図で、内蔵するメモリにロードした制御プログラ
ムにより動作する転送装置を示しており、1は中央処理
装置、2は転送装置、5はプロセッサ、4はメモリ、5
は制御プログラムのロード域、6はザブチャネルとSC
Wアドレスの対応テーブル、7はSCW領域、81〜8
nはサブチャネル対応部を示している。SCW領域には
各サブチャネルごとに対応するsCWが格納されている
(2) Prior art and problems Figure 1 is a block diagram for explaining the control force formula of a conventional transfer device. It shows a transfer device that operates according to a control program loaded into its built-in memory, and 1 is a central 2 is a processing device, 2 is a transfer device, 5 is a processor, 4 is a memory, 5
is the control program load area, 6 is the subchannel and SC
W address correspondence table, 7 is SCW area, 81 to 8
n indicates a subchannel corresponding section. The SCW area stores sCW corresponding to each subchannel.

第1図において、転送装置2はプロセッサ、5が制御プ
ログラムのロード域5から読み出した制御プログラムの
各ステップを天性することによシ動作する。制御プログ
ラムは各すブチャネル対応部81〜8nヲ走査して、必
要に応じてザブチャネル対応の処理を行lつが、そのと
き、制御データお裏び転送データの書き込みや、読み出
しのためにSCWへのアクセスが行なわれる。
In FIG. 1, the transfer device 2 operates by automatically executing each step of a control program read from a control program load area 5 by a processor 5. The control program scans each subchannel corresponding section 81 to 8n and performs processing corresponding to the subchannel as necessary. At that time, it writes control data and transfer data to the SCW for reading. Access is made.

このような転送装置2において、従来SCWへのアクセ
ス時に読み出し誤り(以下リードエラーと言う)が検出
された場合の制御として、次の様な方式が採られている
In such a transfer device 2, the following method is conventionally adopted as control when a read error (hereinafter referred to as read error) is detected during access to the SCW.

その1例としてSCWへのアクセスでリードエラーが検
出されたとき、プロセッサ3の処理を停止して、中央処
理装置1等に復旧処理を依頼し、これにより制御プログ
ラムが再ロードされ、また、すべてのscw4クリアす
る方式がある。これはSCW以外の領域(例えば制御プ
ログラムの領域等)へのアクセス時にリードエラーが発
生した場合と全く同一7j処理を行なうもので制御は簡
単であるが、各サブチャネルに接続され動作中であった
入出力装置等がすべて罹障するト、制御グログラムを再
ロードするので復旧に長時間を要する欠点があった。
As an example, when a read error is detected when accessing the SCW, the processing of the processor 3 is stopped, and the central processing unit 1 etc. is requested to perform recovery processing, which reloads the control program. There is a method to clear scw4. This is the same 7j process that is performed when a read error occurs when accessing an area other than the SCW (for example, a control program area), and the control is simple. All the input/output devices, etc. affected by the system are affected, and the control program has to be reloaded, so it takes a long time to recover.

従来の方式の他の例として、SCWへのアクセスでリー
ドエラーが検出されたとき、プロセッサ5の処理は停止
しないで、すべてのSCW領域をクリアして対処する方
法を採っているものがある。この場合も、各サブチャネ
ルに接続され動作中であった入出力装置等がすべて罹障
する欠点があった。
Another example of the conventional method is a method in which when a read error is detected in accessing the SCW, the processing of the processor 5 is not stopped, but all SCW areas are cleared. In this case as well, there was a drawback that all input/output devices connected to each subchannel and in operation were affected.

更に従来の方式の他の例として、SCWへのアクセスで
リードエラーが検出されたとき、プロセッサ5の処理を
停止することすく、リードエラーが検出されたSCW領
域のみクリアする方式を採っている場合がある。この・
方式では、リードエラーを生じたSCWに対応するサブ
チャネルに接続されていた入出力装置が罹障するに止ま
るので、該入出力装置のみ復旧すれば良いが、先に発生
した該SCWへのアクセス時のリードエラーが当該ハー
ドウェアの潜在的故障であ′つた場合には、更に、リー
ドエラーが再発する可能性を持っているので、根本的解
決にはなり得ないと言う欠点があった(この欠点は前記
2例の場合も他の欠点と共に合せ持っている)。
Furthermore, as another example of the conventional method, when a read error is detected in accessing the SCW, a method is adopted in which only the SCW area where the read error was detected is cleared without stopping the processing of the processor 5. There is. this·
In this method, only the input/output device connected to the subchannel corresponding to the SCW that caused the read error is affected, so only that input/output device needs to be restored, but access to the SCW that occurred first If the read error at the time was a latent failure of the hardware, there was a possibility that the read error would occur again, so there was a drawback that it could not be a fundamental solution ( This drawback is also present in the above two cases along with other drawbacks).

(3)発明の目的 本発明は上記従来の欠点に鑑み、SCWへのアクセスに
際しリードエラーが検出されたとき、該SCWに対応す
るサブチャネル以外のサブチャ坏ルの動作に影響を与え
ることなく、−!だ罹障したサブチャネルの復旧が確実
 (に行なわれ、リードエラーの再発等が未然に防止小
米る方法を提供することを目的としている。
(3) Purpose of the Invention In view of the above-mentioned conventional drawbacks, the present invention provides, when a read error is detected when accessing an SCW, without affecting the operation of subchannels other than the subchannel corresponding to the SCW. -! The purpose is to provide a method to ensure the recovery of affected sub-channels and prevent read errors from occurring again.

(4)発明の構成 そしてこの目的は本発明によれば特許請求の範囲に記載
のとおり、情報処理システムにおいて、本体系装置と周
辺装置との間に位置して、その間のデータの転送制御全
行なう転送装置の円、複数のサブチャネルを擁し内蔵す
るメモリ上に該サブチャネルごとに対応する特定の領域
を持つ転送装置において、予め、メモリ上に前記サブチ
ャネルに対応する領域として使用可能な予備の領域を設
け、メモリ上の現用のサブチャネルに対応する領域から
のtk報の読み出しに際して誤りが検出されたとき、該
サブチャネルに対応する領域を前記予備として設けた領
域に切り替えることを特徴とするサブチャネル制御力式
によυ達成される。
(4) Structure and object of the invention According to the present invention, as described in the claims, an information processing system is provided between a main body system device and a peripheral device, and controls all data transfer between them. In a transfer device that has a plurality of subchannels and has a specific area corresponding to each subchannel on its built-in memory, a reserve area that can be used as an area corresponding to the subchannel on the memory is prepared in advance. An area is provided, and when an error is detected in reading the TK information from the area corresponding to the currently used subchannel on the memory, the area corresponding to the subchannel is switched to the area provided as a reserve. υ is achieved by the subchannel control force equation.

5)発明の実施例 第2図は本発明の1実施例の転送装置のメモリの内容を
表わした図であって、(a)はSCW切ジ替え前、(b
)はSCW切り替え後を示しておシ、4′、4″はメモ
リ、5′は制御プログラムのロード域、6′、6″はサ
ブチャネルとSCWアドレス−の対応テーブル、7′は
SCW領域、9は予備SCWの管理テーブル、10.1
0’は予備SCWの領域である。
5) Embodiment of the invention FIG. 2 is a diagram showing the contents of the memory of a transfer device according to an embodiment of the invention, in which (a) is before SCW switching, (b)
) indicates after SCW switching, 4', 4'' is memory, 5' is control program load area, 6', 6'' is a correspondence table between subchannels and SCW addresses, 7' is SCW area, 9 is a backup SCW management table, 10.1
0' is a reserve SCW area.

第2図(a)において、サブチャネルとSCWアドレス
の対応テーブル6′では、サブチャネ/I/1がA1番
地のS CWに、壕だサブチャネルmがAm番地のSC
Wに言うように対応付けられておυ、SCW領域7′の
A1番地にはSC’W1が、またAm番地にはS CW
 mが存在している。
In FIG. 2(a), in the subchannel and SCW address correspondence table 6', subchannel /I/1 is assigned to the SCW at address A1, and subchannel m is assigned to the SC at address Am.
SC'W1 is associated with address A1 of SCW area 7', and SCW is associated with address Am.
m exists.

今、Am番地のSCWm’e読み出しているときリード
エラーが発生したと仮足する。これを検出した転送装置
の制御プログラムは予備SCWの管理テーブル9?サー
チしで、使用可能な(他で使用されていない)予備SC
Wのアドレスを調べる。そのと@An+1査地の予備S
CWが使用可能であったとすると、制御プログラムは、
サブチャネルとSCWアドレスの対応テーブル6′上の
サブチャネルmがAn+1番地に対応するよう書き替え
、また予備SCWの管理テーブル9でAn+1番地のS
CWは使用中である旨の表示を行なう。
Now, assume that a read error has occurred while reading SCWm'e at address Am. The control program of the transfer device that detected this is the backup SCW management table 9? Search for available (unused) spare SCs
Check W's address. And @An+1 reserve S
Assuming CW was available, the control program would be
The subchannel m on the subchannel and SCW address correspondence table 6' is rewritten to correspond to address An+1, and the SCW address at address An+1 is rewritten in the backup SCW management table 9.
The CW displays that it is in use.

その結果、メモリの内容は第2図(b)に示される。J
:うになる。すなわち、読み出(中にリードエラーが検
出されたAn番地のS CW mはAn+1企地のSC
W(m)に切り替えられる。
As a result, the contents of the memory are shown in FIG. 2(b). J
: Become a snarl. In other words, the SCW m of the An address in which the read error was detected during reading is the SC of the An+1 plan.
W(m).

以降、中央処理装置ニよって、サブチャネルmに接続さ
れていた入出力装置のデータについての復旧処理が行な
われる。
Thereafter, the central processing unit 2 performs recovery processing on the data of the input/output device connected to the subchannel m.

他のサブチャネルに接続されている入出力装置のデータ
転送は前記リードエラーの発生やその復旧処理等に関係
なく続行され、全く影響を受けることはない。
Data transfer of input/output devices connected to other subchannels continues regardless of the occurrence of the read error and its recovery processing, and is not affected at all.

(6)  発明の効果 本発明の方式によれば、複数のザブチャネルを擁する転
送装置において、SCWへのアクセス時リードエラーが
発生したとき、プロセッサの処理を停止することなく、
直ちに予備のSCWに切り替え、該SCWに対応するサ
ブチャネルに接続されている入出力装置のデータについ
てのみ復旧処理を行なえば良いので、罹障の範囲を最小
限に押えることが出、来る上、迅速な復旧が図れるので
効果は大である。
(6) Effects of the Invention According to the method of the present invention, when a read error occurs when accessing the SCW in a transfer device having a plurality of subchannels, processing of the processor is not stopped.
Since it is only necessary to immediately switch to a backup SCW and perform recovery processing only on the data of the input/output device connected to the subchannel corresponding to the SCW, the range of damage can be minimized, and in addition, This is highly effective as it allows for quick recovery.

まり、リードエラーが該SCW領域のハードウェア的故
障に起因するものであった場合についても、木刀式によ
れば異なる領域のSCWを使用するので、リードエラー
の再発を生ずる事もなく、復旧処理後の安定な動作が期
特出釆るので、効果は大きい。
In other words, even if a read error is caused by a hardware failure in the SCW area, the Bokuto method uses an SCW in a different area, so the read error will not occur again and the recovery process will be completed. The effect is great because the stable movement after that is particularly effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の転送装置の制御力式を説明するためのブ
ロック図、第2図は本発明の1実施例の転送装置のメモ
リの内容全表わした図で、(IL)はscw切り替え前
、(b)はSCW切り替え後を示す図である。 1・・・中央処理装置、2・・・転送装置、5・・・プ
ロセッサ、4.4′、4″・・・メモリ、5.5′・・
・制御プログラムのロード域、6.6′、6″・・・サ
ブチャネルとSCWアドレスの対応テーブル、7.7′
・・・SCW領域、8】〜8n・・・サブチャネル対応
部、9・・・予備SCWの管理テーブル、10.10′
・・・予備SCWの領域
FIG. 1 is a block diagram for explaining the control force formula of a conventional transfer device, and FIG. 2 is a diagram showing the entire contents of the memory of a transfer device according to an embodiment of the present invention. , (b) are diagrams showing the state after SCW switching. DESCRIPTION OF SYMBOLS 1...Central processing unit, 2...Transfer device, 5...Processor, 4.4', 4''...Memory, 5.5'...
- Control program load area, 6.6', 6''...correspondence table of subchannels and SCW addresses, 7.7'
...SCW area, 8]~8n...Subchannel corresponding section, 9...Spare SCW management table, 10.10'
...Reserve SCW area

Claims (1)

【特許請求の範囲】[Claims] 情報処理システムにおいて、本体系装置と周辺装置との
間に位置して、その間のデータの転送制御を行なう転送
装置の内、複数のサブチャネルを擁し内蔵するメモリ上
に該サブチャネルごとに対応する特定の領域を持つ転送
装置において、予め、メモリ上に前記サブチャネルに対
応する領域として使用可能な予備の領域を設け、メモリ
上の現用のサブチャネルに対応する領域からの情報の読
み出しに際して誤りが検出されたとき、該サブチャネル
に対応する領域を前記予備として設けた領域に切り替え
ることを特徴とするサブチャネル制御力式。
In an information processing system, a transfer device that is located between a main system device and a peripheral device and controls the transfer of data between them, has multiple subchannels and has a built-in memory that corresponds to each subchannel. In a transfer device having a specific area, a spare area that can be used as an area corresponding to the subchannel is provided in advance on the memory, and an error occurs when reading information from the area corresponding to the current subchannel on the memory. A subchannel control force type characterized in that when detected, the area corresponding to the subchannel is switched to the area provided as a reserve.
JP22864282A 1982-12-28 1982-12-28 Subchannel control system Pending JPS59121525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22864282A JPS59121525A (en) 1982-12-28 1982-12-28 Subchannel control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22864282A JPS59121525A (en) 1982-12-28 1982-12-28 Subchannel control system

Publications (1)

Publication Number Publication Date
JPS59121525A true JPS59121525A (en) 1984-07-13

Family

ID=16879535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22864282A Pending JPS59121525A (en) 1982-12-28 1982-12-28 Subchannel control system

Country Status (1)

Country Link
JP (1) JPS59121525A (en)

Similar Documents

Publication Publication Date Title
US5437022A (en) Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto
US5404500A (en) Storage control system with improved system and technique for destaging data from nonvolatile memory
US4163280A (en) Address management system
JPH02297228A (en) Fault information storing system
JP2008269142A (en) Disk array device
US5363502A (en) Hot stand-by method and computer system for implementing hot stand-by method
JPS6048773B2 (en) Mutual monitoring method between multiple computers
JPS59121525A (en) Subchannel control system
JPH03219360A (en) Multiprocessor control system
JPH09282291A (en) System and method for canceling lock flag of common storage device
KR100249809B1 (en) A continuous memory backup apparatus and method
JPH02297235A (en) Memory data protecting circuit
JPS59158428A (en) Subchannel control system
JPH0277943A (en) System recovering method
JPH0362244A (en) Data assurance control system for external semiconductor memory device
JPH0417465B2 (en)
JPS63303446A (en) Information processor
JPS6143739B2 (en)
JPH01102658A (en) File write back-up system
JPS608962A (en) Temporary fault detecting system of storage information
JPS59163653A (en) Debug device
JPH0380344A (en) Computer
JPS63149750A (en) Method for alternate path retry in initial program load
JPH05233466A (en) Fault recovery system of doubled auxiliary storage device
JPH0268634A (en) Spare system for electronic computer