JPS59119520A - デイジタル信号の再生装置 - Google Patents

デイジタル信号の再生装置

Info

Publication number
JPS59119520A
JPS59119520A JP23324382A JP23324382A JPS59119520A JP S59119520 A JPS59119520 A JP S59119520A JP 23324382 A JP23324382 A JP 23324382A JP 23324382 A JP23324382 A JP 23324382A JP S59119520 A JPS59119520 A JP S59119520A
Authority
JP
Japan
Prior art keywords
signal
circuit
reproduced
digital signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23324382A
Other languages
English (en)
Inventor
Kohei Sasamura
笹村 晃平
Masaru Moriyama
優 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP23324382A priority Critical patent/JPS59119520A/ja
Publication of JPS59119520A publication Critical patent/JPS59119520A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1488Digital recording or reproducing using self-clocking codes characterised by the use of three levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル信号の再生装置に係シ、伝送される
べき2修符号のディジタル信号が例えばパーシャルレス
ポンス方式を適用して記録されている記録媒体を再生し
、得られた3値打号信号等から安定、かつ、良好に原デ
ィジタル信号を再生する再生装置に関する。
従来技術 従来より、ディジタル伝送方式の一方式として、伝送路
の伝送特性を勘案して、送信した符号信号とは異なる形
態の符号信号として良好な状態で受信した符号信号のレ
ベル検出を行ない、しかる後にその受信した符号信号の
符号形態を、送信した原符号佃号の符号形態に復元する
、パーシャルレスポンス方式が知られている。
一方、磁気記録再生においては、記録再生時の高域のレ
スポンスの低下が大きく、また再生系は磁気ヘッドの巻
線により微分特性を有し、直流分に近い低域成分が大き
く減衰する。従って、ディジタル信号の磁気記録再生に
上記パーシャルレスポンス方式を適用して、磁気記録再
生特性に適合した符号形態のディジタル信号を記録する
と共に、磁気再生特有の磁性層の塗布むら、表面性、走
行性などに起因して生ずる再生信号のレベル変動、又は
磁性層表面上のゴミ等に起因して生ずるドロップアウト
による著しい再生信号のレベル低下に係わ#)々く、再
生信号波形のレベル識別を行なってディジタル信号の再
生を行なう磁気記録再生装置が従来あった。
第1図はこの従来の磁気記録再生装置の記録系の一例の
ブロック系統図を示す。同図中、入力端子1に入来した
第4図体)に示す記録すべき2値符号のディジタル信号
は、変換器2を通して2段縦続接続された1ビツト遅嫉
器3及び4によυ夫々1ビット周期ずつ計2ビット周期
遅延された後変換器2に帰還される。これによシ、変換
器2は入カテイジタル信号と変換器2の出力ディジタル
信号を2ビット周期遅延して得だディジタル信号との間
で、対応するビット位置の2値符号とおしの2を法とす
る加算を行々い、その加算信号を1ビツト遅帆器3に供
給する一方、記録用2値符号ディジタル信号として定電
流増幅器5へ供給する。
定電流増幅器5は上記の記録用2値符号ディジタル信号
を適切な電流値に増幅した後、記録用磁気ヘッド6の巻
線に供給し、これにより磁気テープ7上に記録させる。
記録用磁気ヘッド6は例えは複数個のギャップを有して
おり、磁気テープ7上に複数個のギャップに対応した複
数本のトラックを(ホ)気テープ7の長手方向上に夫々
同時に形成する。
第2図は従来の輯気記録再生装梯の再生系の一例のブロ
ック系統図を示す。同図中、磁気テープ7上のマルチト
ラックに記録されている第4図(B)に示す記録用2値
符号ディジタル信号は、磁気ヘッド8により再生される
が、その再生信号波形は磁気ヘッド8の巻線の特性に基
づく微分特性によって記録電流が負から正に反転した所
で正極性パルスになり、また正から負に反転した所で負
極性ハルストナリ、正極性パルスi ”+1” 、零レ
ベルをIIQII、負極性パルスを”−1”とした3値
符号信号波形となる。この3値符号信号は再生用増幅器
9により所要レベルに増幅され/こ後、クロストークキ
ャンセラ回路lOに供給される。クロストークキャンセ
ラ回路10は磁気ヘッド8の複数個のヘッドギャップに
対応して複数個設けられておシ、セ)生ずべきトラック
からの3値符号信号とそれに1ijI接する両側のトラ
ックから再生されたクロストークの除去された3値符号
信号とが夫々供給され、再生すべきトラックから再生さ
れた3値符号信号中にクロストークとして混入している
両側のトラックから再生された3値符号信号を相殺除去
してクロストークの除去された3値符号(8号を出力す
る。乙のクロストークキャンセラ回路10の構成の一例
としては、本出願人が先に特願昭56−1、07938
号にて提案した回路を使用できる。
クロストークキャンセラ回路10から取り出された3値
符号信号は等什器11に供給され、ここで磁気記録再生
の過程において減衰した畠域成分を補償すると共に、適
切な帯域を有する特性に合わせられ、再生信号波形自身
、符号量干渉の起きないよう波形等化が行なわれる。こ
の結果、等什器11の出力信号波形は、符号量干渉のな
い1千1″。
Q H1″11#に相当する各信号レベルを有した3値
符号信号となる。との3値符号信号は2分岐され、等什
器11の出力段に設けられた反転増幅器と非反転増幅器
とを夫々経て信号検出装置12に供給される。
ここで、周知の通り、波形等化後において記録時に第1
図に示す如く計2ビット遅延させたときは1ビツト遅延
させたパーシャルレスポンス(1゜0、−1)の変復調
方式となシ、また記録時に1ビツト遅延させたときは遅
延器のいらないパーシャルレスポンス(1,−1)の変
復調方式と力る。
従って、いずれの方式に拘らず、信号検出装置12は“
+、 71 、 +1  il+に相当する信号レベル
を夫々“+1”に、また°′0#に相当する信号レベル
を°゛0“とじて2値符号信号に変換して記録時におけ
る元の原符号ディジタル信号を復元し、出力端子13へ
出力する。
信号検出装置12としでは、本出願人が先に特原11昭
56−163123号にて提案した第3図に示す如き回
路構成の信号検出装置を用い得る。第3図において、1
4a 、 14bは夫々入力端子で、非反転増幅された
等化層11の3値打号信号と、反転増幅された等化層1
1の3値打号信号とが夫々入来する。ここで、入力端子
14aよプレベル比較用演算増幅器15aに至る第1の
回路部と、入力端子14bよυレベル比較用演算増幅器
15bに至る第2の回路部とは夫々同一構成であり、対
応する部分には同一符号を付すと共に第1の回路部を構
成する回路素子には添字aを付し、また第2の回路部を
構成する回路素子には添字すを付しである。
入力端子14aに第4図(0)に実線Iで示す3値打号
信号が入来するものとすると、入力端子14bには3値
打号信号lとは逆極性の3値打号信号(図示せず)が入
来する。上記の3値打号信号Iが正方向に上昇して成る
レベルに々ると(このときの時刻を第4図(0)にtl
で示す)、ダイオードl)aがオンとなり、3値打号信
号がダイオードDaを通してコンデンサCaに印加され
これを充電する。
充電されたコンデンサCaの両端間の市、圧(これは演
算増幅器15aの非反転入力端子の入力電圧及びトラン
ジスタTraのエミッタ電圧でもある)は、第4図(0
)に一点鎖線■で示す如く3値打号信号の信号レベルの
正方向の上昇に追従してそれよりもダイオードDaの閾
値電圧■THだけ低い電圧値で上昇していく。そして、
3値打号信号の信号レベルが正のピーク点を通過して今
度は減少し始めるが、コンデンサCaの両端間の電圧は
ダイオードDa及びトランジスタTraのいずれもがオ
フであることから、3値打号信号の信号レベルの減少に
も拘らず上記正のピーク点における充電電圧値が第4図
(C)に一点鎖線■で示す如くそのまま保持され続け、
3値打号信号の信号レベルがコンデンサCaの両端間の
電圧に比しトランジスタTraの閾値電圧■擢よシも低
くなった時刻(第4図(0)にt2で示す)で始めてト
ランジスタTraがそのぺ−・スに印加される3値打号
信号によりオンとされる。
トランジスタTraのオンにより、コンデンサCaの充
電電荷は低インピーダンスとなったトランジスタTra
のエミッタ・コレクタ間抵抗を介して瞬時に放電される
ため、コンデンサCaの両端間の電圧は下降し略アース
レベル(厳密にはトランジスタTraのエミッタ・コレ
クタ間の損失電圧)に到る。またこのコンデンサCaの
充を電荷の放電期間中又はその直前で、3値打号信号の
信号レベルがコンデンサCaの両端間の電圧に比しダイ
オードDaの閾値vTH以下となるので、ダイオードD
aがオフとされる。コンデンサCaの両端間の電圧が略
アースレベルとなった後は3値打号信号がレベル減少し
続けた後頁のピーク点を通過し、更に正方向に上昇し始
めるが、前記閾値電圧vTHよシも高くなるまでの期間
中はトランジスタTraがオン状態とされているから、
第4図(0)に一点鎖線■で示す如くコンデンサCaの
両端間の電圧は略アースレベルの一!まとされている。
以下、上記と同様の動作がab返される。
このようにして、トランジスタTraを3値打号信号に
よってスイッチング制御すると共に、コンデンサCaO
充放%を制御して得たコンデンサCaの両端間の電圧は
、制御電圧として演算増幅器15aの非反転入力端子に
印加され、ここでその反転入力端子に印加される3値打
号信号とレベル比較される。演算増幅器15Hによって
レベル比較された出力信号波形は、演算増幅器15aが
ヒステリシス特性を有さないものならば第4図Φ)に示
す如く、前記I、■で示した信号レベルの父叉点でハイ
レベルからローレベル又はローレベルカラハイレベルへ
変化する2値の電圧となる。
同様にして、演算増幅器15bによってレベル比較され
て得られた第4図(E)に示す2値信号は、上記演算増
幅器15aからの同図(D)に示す2値信号と共にNA
ND回路16に印加され、ここで否定論理IN kとら
れて同図(F)に示す信号とされて出力端子13へ3値
打号信号検出信号として出力される。
この検出信号は、磁気テープ7上にHピ録されていた第
4図(B)に示す2値打号信号を変換器2で変換する前
の記録再生すべき2値打号信号(同図体)に示す)の原
データと略対応したレベルを有している。
この検出信号は例えは出力端子13よシD型フリップフ
ロップ(図示せず)のデータ端子に印加され、第4図(
G)に示すタイミング位置でラッチされることによシ、
第4図卸に示す如き元の2値打号のディジタル信号(同
図(A)に示す)にイル元される。
一方、等仕儀11は本出願人が先に特願昭57−343
11号にて提案した第5図に示す如き回路構成の等仕儀
を使用し得る。同図中、入力端子17に入来した入力信
号Viは一次位相回路18.積分回路19及び演算増幅
器20によるボルテージフッロワを夫々介して信号処理
回路21に供給される。(D号処堆回路21よシ取シ出
された信号は積分回路22により積分された後、ボルテ
ージフォロワを構成する演算増幅器23を介して信号処
理回路21に帰還される。信号処理回路21は演算増幅
器23の出力信号に一定の係数を乗算して演η、増掴器
20の出力信号と減算し、更にとの減算(M号を積分し
て得た信号Vo、を出力端子24へ出力する。
かかる等仕儀11で補償すべき等化特性をG (s)と
し、また入力端子17に入来する再生信号の特性をH(
s) 、再出信号を符号量干渉なしで伝送するための理
想的な特性をR(s)とすると、これらの特性G(s)
 、 H(s)及びR(s)は夫々第6図に示す如くに
なシ、等仕儀11は なる関係が成立するような信号処理を行なっていた。
なお、第6図中、一点鎖線■はカットオフ周波数fx 
(角周波数ωI=2πft )の理想低域r波特性をと
すると、K、=lのときはフルコサインロールオフ特性
となシ、ベースバンド伝送でよく利用されているのは周
知の通りである。またR(s)はω1に関して正弦特性
に遮断される特性となる。なお、角周波数ω1 とω8
との和がω2 となる。
発明が解決しようとする問題点 しかるに等仕儀11は第5図に示す如く、回路構成が複
雑でディジタル信号の再生装置を高価なものとしていた
。更に第3図に示す信号検出装置12t/′i、データ
が“1″の2値打号信号が4ビツト伝送期間連続して入
来した場合、出力端子13より出力される検出信号波形
には、第4図(F)に示す如く、最初のデータ“1″を
検出している時刻1[oと、3番目のデータ゛′1″を
検出している時刻l111との間に差が生ずる。これは
、検出する直前の1ビツトのデータが“0″′か”1″
かによシ入力端子14a 、 14bの入力信号波形に
相違がみられるためで、この相違は必然的に生じるもの
であシ、出力信号を第4図0()に示すように取り出す
ためには、タイミングクロックはT1の略中夫に位置す
る方がジッター等がある場合、有利となる。
従って、上記の信号検出装置12では、よシ良い状態で
原2値符号のディジタル信号再生出力を得るために、第
4図(F)に示す信号波形の立上りを検出し、その検出
信号にてビット同期を行ないながら、第4図(G)に示
すTA、TBの取込み時間が最適になるようにタイミン
グクロックを発生する回路が必要となり、再生装置全体
の回路規模を太きくシ、また調整を複雑にしていた。
また、例えば磁気テープの長手方向に互いに平行に形成
された複数本のトラックから同時に既記録ディジタル信
号を再生するマルチトラック磁気再生装置等に適用した
場合は、各トラック間の記録再生特性の違いや、他機器
とのヘッド間の特性の違い等が記録時にあると(磁気テ
ープ等の記録媒体の特性の違いも含む)、各トラックの
再生信号の誤シ率が敏感に影響を受けたため、上記の調
整を極めて入念に行なわねばならガかつた。
そこで、本発明は記録ヘッド、記録媒体等のバラツキに
より諸条件が変化しても、再生信号の信号誤り率が殆ど
変化することガく安定にディジタル信号を復元再生し得
、更に集積回路(IC)化が谷易な回路構成としたディ
ジタル信号の再生装置を提供することを目的とする。
問題点を解決するだめの手段 本発明は、記録媒体に記録された2値打号のディジタル
信号を再生し、その再生信号を、位相特性が可変できる
ように構成された位相回路と積分時定数を可変できる積
分回路とが縦続接続されてなる第1の等止器へ供給し、
該第1の等止器の出力再生信号を利得制御回路を通して
可変高域利得補償特性を有する第2の等止器へ供給し、
該第2の等止器の出カゼ1生信号の尖頭値又は平均値を
検出して得た信号により該利得制御回路のオI」得を制
御して該尖頭値又は平均値が略一定の再生信号を該第2
の等止器より取り出し、該第2の等止器の出力1)生イ
g号より抽出したタイミング成分に基づいて、該第2の
等止器の出力再生信号の閾値検出をして得た2値打号の
パルス幅の制御をして2値打号のf)生ディジクル信号
を出力するよう構成したものであり、以下その一実施例
について第7図以下の図面と共に説明する。
実施例 第7図は本発明装置の一実施例の回路系統図を示す。同
図中、第2図と同一構成部分には同一符号(i:付し、
その説明を省略する。第7図において、クロストークキ
ャンセラ回路10より取り出された3値打号1d号は、
自動振幅−周波数特性制御回路30内の等止器31に供
給される。自動振幅−周波数特性制御回路3oは等止器
31.自動利得制御回路(AGC回路)32.郷仕儀3
39等化器33の出力3値符号信号の尖頭値を検出する
尖頭値検出回路34.及び尖頭価検出信号全パルスー餉
1圧変換してその出力電圧にょ逆AGC回路32の利得
を可変制御するパルス−電圧変換回路35とよりなる。
第8図はこの自動振幅−周波数特性制御回路3゜の一実
施例を示す具体的回路図で、第7図と同一構成部分には
同一符号を付しである。第8図において、等止器31は
大略抵抗51.可変抵抗器52゜コンデンサ53.演算
増幅器54及び帰還抵抗55よシ々る一次位相回路と、
抵抗56及びコンデンサ57よシなる積分回路とが夫々
縦続接続された構成とされており、入力端子5oに入来
した3値打号信号に対して一次位相特性を付与した後、
上記積分回路によシ低域周波数領域で略平坦で、がっ、
抵抗56及びコンデンサ57による積分時定数により定
まるカットオフ周波数以上の高域周波数領域で減衰する
積分特性を付与し、更にボルテージフォロワを構成して
いる演算増幅器58にょジインピーダンス変換してAG
C回路32へ出力する。
AGC回路32は演算増幅器58の出力端子と後述の演
算増幅器60の非反転入力端子との間に接続されている
抵抗59と、NPNトランジスタQ7と、抵抗59と演
算増幅器60め非反転入力端子との接続点とトランジス
タQ7のコレクタとの間に直列に接続されている直流阻
止用コンデンサ8゜及び抵抗81と、トランジスタQ7
のベース・コレクタ間に接続されている抵抗79とより
々シ、演算増幅器58よυ取り出された3値打号信号を
利VW制御して等止器33へ出力する。
等止器33は演算増幅器6oの第1の出力端子01より
反転入力端子に抵抗61を介して帰還接続され、また演
舞増幅器60の反転入力端子が可変抵抗器62.コイル
63を直列に介して切換スイッチ64の可動接片に接続
される一方、可変抵抗器65f:介して接地さ−5れ、
更にスイッチ64の3つの接点には夫々一端が接地され
ているコンデンサ66.67及び68が夫々接続された
構成とされている。牛の等止器33は、第9図に実線■
で示す如き周波数特性を有しており、コイル63のイン
ダクタンスをLに)、スイッチ64に接続されているコ
ンデンサ66.67又は68の容量値をC(F)とする
と、共振周波数fo (=1/2xJ石すで最大の利得
AV、を示す高域利得補償特性を有している。この高域
利得補償特性■はスイッチ64を切換えることによシ共
振周波数foが変化し、また選択度Qが可変抵抗器62
の抵抗値をRとすると、ωL −π−で表わせるので、可変抵抗器62を可変すること
によりQも可変することができる。従って、可変抵抗器
62は利得AV2をも決めることができる。また第9図
に示す利得AV、は可変抵抗器65によシ設定すること
ができる。
等止器33はこれのみで前記第6図に示した等化特性G
(s)に近似させることは困難であり、また等止器31
のみでこの等化特性G(s)に近似させることができな
いことは明白であるが、本実施例で+i2つの等什器3
1及び33の各特性を総合することにより、所望の波形
等化を行なうものである。
すなわち、等仕儀31内の可変抵抗器56及びコンデン
サ57よシなる積分回路の積分時定数T2を変化させる
と、等什器31及び33の総合周波数特性は第9図に一
点鎖線■、破線■に示す如くに変化するので、第6図に
示した等化特性G(s)に、より近似した特性を得るこ
とができる。なお、第9図中、fLは積分時定数T2で
定まる積分回路のカットオフ周波数である。本実施例で
は極めて特性の良い波形等化を行なうことができだ。
なお、等仕儀31内の前記した一次位相回路は、上記構
成によシ生じた位相歪を極めて効果的に軽減する補償を
行なう回路である。これにょシ、第8図に示す入力端子
50よシ演算増幅器60の出力端子01,02に至る回
路部の位相−周波数特性は第10図に示す如く、+18
0°から一180°の間で変化した特性を示す。
このように最適な波形等化を受けて等什器33より取り
出された3値打号信号は、尖頭値検出回路34に供給さ
れる。尖頭値検出回路34Jri卯、8図に示す如く、
抵抗69〜74とNPN)ランジスタQ+ =Q4より
2回路のコンパレータを構成しており、演算増幅器60
の互いに逆相関係にある信号を出力するml及び第2の
出力端子01及び02のうち、出力端子01が抵抗69
を介してトランジスタQ1のベースに接続される一方、
トランジスタQ3のベースに直接に接続されており、ま
た第2の出力端子02が抵抗70を介してトランジスタ
Q4のベースに接続される一方、トランジスタQ2のベ
ースに直接に接続されている。トランジスタ見r + 
Q4のベースは抵抗71,72を介して接地されており
、またトランジスタQ+ 、Qzの各エミッタは抵抗7
3を共通に介して接地されており、更にトランジスタQ
3 、 Q4のエミッタは抵抗74を共通に介して接地
されている。トランジスタ佑及びQ4の各コレクタは共
通、接続されて後述のPNP)ランジスタQ5のベース
に接続される一方、抵抗84を介して電源電圧入力端子
に接続されている。
かかる構成の尖頭値検出回路34は、抵抗69゜70.
71及び72によって予め設定された閾値利ノ++”1
と、演算増幅器60の出力端子01,02よシ取り出さ
れた正逆両相の3値打号信号とのレベル比較を行なう。
上記出力端子01よシ取り出される3値打号信号を第1
2図(A)にaで示すものトスるト、トランジスタ(J
+ 、 Q4のコレクタからは同図(B)に示す如く、
3値打号信号aが閾値+L1よりも高レベルである期間
、及び閾値−Llよりも低レベルである期間にローレベ
ルとなる2値の負極性パルスbが取シ出され、尖頭値検
出信号としてパルス−電圧変換回路35に供給され、こ
こで単位時間当りのパルス数に応じたレベルの電圧に変
換される。
パルス−電圧変換回路35は第8図に示すように、PN
Pトランジスタへ、インピーダンス変換用NPNトラン
ジスタQs +抵抗75 、76 、78及びコンデン
サ77とからなυ、トランジスタQsのエミッタと電源
電圧入力端子との接続点が抵抗75を介してトランジス
タQ6のコレクタに接続され、トランジスタQ、のコレ
クタが抵抗76を介してトランジスタQ6のベースに接
続され、更にトランジスタQ6のベースと抵抗76との
接続点はコンデンサ77及び抵抗78fc並列に介して
接地されテイル。抵抗76、コンデンサ77及び抵抗7
8は時定数の犬なる平滑回路を構成している。トランジ
スタQ6のエミッタはオープンエミッタ出力端子として
AGC回路32内の抵抗79を介してトランジスタQ7
のベースに接続されている。
上記のトランジスタQsのベースには尖頭時検出時にの
み論理 O”左なる的記尖頭値検出信号すが入来し、こ
の信号すが論理“1”のときはオフ。
論理MO”のときはオンとなる。トランジスタQ5がオ
ン状態とされたときは、抵抗76.78に電流が流れ、
コンデンサ77にトランジスタQsのコレクタ電流が平
均値充電される。このコンデンサ77の充電電圧は、ト
ランジスタ曝のペースバイアス電圧としてトランジスタ
Q6のベースに印加され、これによりトランジスタQ6
のエミッタよ、!7を流が取り出されて抵抗79を介し
てトランジスタQ7のベースに供給され、トラ、ンジス
タQ7のコレクり・エミッタ間抵抗を可変制御する。こ
れにより、U、を抗59,81.トランジスタQ7のコ
レクタ・エミッタ間抵抗により決するAGC回路32の
減衰量(利得)が可変制御される。
AGC回路32は第11図に実線■で示す如き入出力特
性を有しており、入力レベル81以上の電圧に対して出
力レベルを一足値Ell+として出力する。
ここでAGC回路32の動作点は抵抗59及び8111
図においてEaで示す方向に向かい、入出力特性が破線
M11で示す如くになり、他方上記比の値を小にすると
動作点はEbで示す方向に向かい、入出力特性が一点鎖
線■で示す如くになる。また、入出力特性を二点鎖線X
で示す如く、出力レベルがE、/である特性に変更する
場合猷、抵抗78の値を小にする。
このようにして、自動振幅−周波数特性制御回路30は
、入力端子50に入来した再生3値符号イ1号のn’、
%の尖堵J値が一定値になるように定振幅化すると同時
に、高域成分の増強により高域成分の低下を補償した第
12図(A)に示す如き3値打号伯号aを第8図に示す
出力端子82より出力し、かつ、これと逆相の3値打号
信号aを出力端子83よシ出力する。この3値打号信号
aは第7図に示すディジタル信号検出回路36及び両波
整流回路37に夫々供給される。ディジタル信号検出回
路36は予め設定された第12図体)に示す閾値+Lz
−L、と3値打号信号aとのレベル比較を行なって3値
打号信号aのレベル“+1#と′−1”とを夫々検出す
る。すなわち、閾値+L2は3値打号信号aのレベル″
0”よシもやや大なる値に設定され、かつ、閾値IJ2
はレベル“0″よシもやや小なる値に設定されておシ、
ディジタル信号検出回路36は3値打号信号aが閾値+
L、より大なる期間にのみ論理”0”となる第12図(
0)に示す如き検出信号Cを第1の出力端子より出力す
る一方、3値打号信号aが閾値−L2より小なる期間に
のみ論理″0”となる同図(1))に示す如き検出信号
dを第2の出力端子よシ出力する。
他方、両波整流回路37は第12図(A)に示す存1記
閾値+L1と+L2の中間値の閾値+L3と、−L、と
−L2との中間値の閾値−L3と入力3値符号信号aと
をレベル比較する回路で、入力3値符号信号aが+L3
よυ大なる期間と−L3よシ小なる期間に第121斡)
に示す如き論理110 jlと々る単極性ノ(ルス列の
両波整流信号e=i出力する。この両波整流信号eは入
力3値符号信号aがレベル”+1”と−1”のときに論
理II OI+と力る信号であり、タイミング成分抽出
回路38に供給され、ここでそのタイミング成分(クロ
ック成分)が抽出される。
タイミング成分抽出回路38は最も簡単には共振回路で
構成でき、LCタンク回路でも良いし、IC回路で構成
する場合は必要なQが得られれはジャイレータや帯域フ
ィルタ等でも構成することができる。共振回路を励振す
る信号は本実施例の如く単極パルス列eでもよいし、又
両波整流後のアナログ市、圧波形で励振してもよい。タ
イミング成分抽出回路38の出力信号は、リミッタ等に
よる波形整形回路39に供給され、ここで波形整形され
て互いに逆相のパルスに変換され、タイミングクロック
として出力される。
波形整形回路39よシ取シ出された正相、逆相のタイミ
ングクロック波形は第12図(F) 、 (G)にφ8
゜φRで示す如くになり、これらのタイミングクロック
φS、φRは前記検出信号c、dと共に信号識別回路4
0に供給される。
信号識別回路40は正相のタイミングクロックφSと検
出信号Cとが供給されるゲート回路41と、正相のタイ
ミングクロックφSと検出信号dとが供給されるゲート
回路42と、逆相のタイミングクロックφ□がリセット
端子に印加され、ゲート回路41.42の出力がセット
端子に印加されるR・−Sフリップフロップ43.44
と、R,−8フリップフロップ43.44の各Q出力が
印加される論理回路45とよりなる。
フリップフロップ43のQ出力端子からは第12図O)
に示す如く3値打号信号aの正の尖頭値付近で立上るよ
うにパルス幅制御されだノ(ルスfが取り出され、他方
、フリップフロップ44のQ出力端子からは同図(I)
に示す如く3値打号信号aの負の尖頭値伺近で立上るよ
うにパルス幅制御されたパルスgが取り出される。
上記のパルスf及びgは夫々論理回路45に供給される
。この@理回路45を2人力OR回路とした場合は、第
12図(J)に示す如き波形の2値打号のディジタル信
号りが出力端子46よシ取シ出される。また論理回路4
5が2人力OR回路とその出力でトリガーされる単安定
マルチバイブレータとで構成した場合は、第12図(6
))に示す如く、パルスf2gの立上シに位相同期して
立上る一定パルス幅Tdの2値打号のディジタル信号i
が再生ディジタル41号として出力端子46よυ取シ出
される。上記のディジタル信号り、iはいずれも、論理
パ1″の期間Via値符号信号aのレベル”+1”ど−
1”に対応しておシ、論理゛0”の期間は3値打号信号
aのレベル“0#に対応しており、原ディジタル信号の
再生信号波形であるととがわかる。
変形例 なお、本発明は上記の実施例に限定されるものではなく
、その他種々の変形例も包含するものである。例えば、
自動振幅−周波数特性制御回路30は入力再生信号の正
負いずれか一方の尖頭値を一定にするように制御したり
、平均値を一定とするように制御してもよい。また、A
GC回路32内の第8図に示すトランジスタQ7の代シ
に電界効果トランジスタや他の可変抵抗素子を用いても
よい。
更に、演算増幅器60の非反転入力端子へ加わる信号ラ
イン、若しくは可変抵抗素子等において直流成分が重畳
しない場合、コンデンサ80は省略できることは勿論で
ある。
また、再生用増幅器9がリミッティングアンプで構成さ
れているようガ場合は、その出力信号が3値打号ではな
く2値の符号信号として再生していることになシ、その
場合、その2値の符号波形が例えばNRZ(ノン・リタ
ーク・ツウ・ゼロ)のようなタイミング成分を有しない
ディジタル信号である場合は、等化量31の入力段等に
微分回路と両波整流回路とを夫々縦続接続した回路を設
けて、この回路によシ周波数を2逓倍してタイミング成
分を生成してからAGC回路32へ供給することにより
、本発明を適用することができるものである。
更にIt −Sフリップフロップ43.44の代わりに
Dフリップフロップなどを用いてもよいoまた更に、再
生する記録媒体は磁気テープ、円盤状磁気シート等の磁
気記録媒体に限らず、光学的に再生する記録媒体などで
もよい。
効果 上述の如く、本発明によれば、再生3値符号信号等の振
幅低下及び高域成分の低下を夫々補償することができ、
従って磁性層の塗布むらや磁性特性がtJらついた磁気
記録媒体から永安定にディジタル信号を再生することが
でき(記録媒体が磁気テープのときはテープ互換性を確
保できる)、また高密度記録再生金得るために、例えは
複数のギャップを有する同定磁気ヘッドによシ、テープ
走行方向に平行な複数本のトラックに、ディジタル信号
を分散記録し、それ全再生するマルチトラック記録p1
生装阪に適用した場合は、磁化反転時に生じる再生孤立
波形の符号量干渉なく波形等化を容易にかつ最適に行な
い得、各トラック毎の再生信号のバラツキを吸収し得て
トラック互換性をも確保することができる。また記録媒
体、再生ヘッド等の緒特性に応じて波形等化量を一旦調
整して原2値符号の再生ディジタル信号を得ることによ
り、その後に記録ヘッド、記録媒体のバラツキにより諸
条件が変っても、再生信号の信号誤り率を略一定にでき
、よってその後は入念な帥整ゲすることなくディジタル
信号を再生することができる。
更にAGC回路で略一定振幅値とされた3値打号化号を
ディジタル信号検出回路に供給しているので安定に信号
成分を検出することができ、また略一定振幅値とされた
3値打号信号から抽出したタイミング成分に基づいて適
切なタイミングクロックを得ているため、記録時の原2
値符号ディジタル信号全正確に復調することができ、ま
た更にディジタル回路で構成しているので共振素子や可
変抵抗器、容量の犬なるコンデンサ等を除く略全回路部
分をモノリシックIC化することが容易であリ、モノリ
シックIC化した場合は機器の小型化。
コストダウン+ G+頼性向上等全もたらすことができ
る等の数々の特長を有するものである。
【図面の簡単な説明】
第1図は従来の磁気記録再生装置の記録系の一例ケ示す
ブロック系統図、第2図は従来の磁気記録再生装置の再
生系の一例を示すブロック系統図、第3図は本出願人か
先に提案した信号検出装置の一例を示す回路図、第4図
(A)〜(H)は夫々第3図図示装置の動作説明用タイ
ムチャート、第5図は本出願人が先に提案した等仕儀の
一例を示す回路図、@6図は等仕儀に必要な周波数特性
を説明するための特性図、第7図は本発明装置の一実施
例を示すブロック系統図、第8図は本発明装置の要部の
一実施例を示す回路図、第9図は第8図図示回路の振幅
−周波数特性を説明する図、第10図は第8図図示回路
の要部の位相−周波数特性を説明する図、第11図は本
発明装置中のAGC回路の入出力特性を示す図、第12
図(A)〜■)は夫々第7図及び第8図の動作説明用タ
イムチャートである。 1・・・ディジタル信号入力端子、5・・・定電流増幅
器、7・・・磁気テープ、10・・・クロストークキャ
ンセラ回路、11,31.33・・・等仕儀、12・・
・信号検出装置、13・・・再生ディジタル信号出力端
子、15a 、 15b・・・レベル比較用演算増幅器
、18・・・−次位和回路、19.22・・・積分回路
、30・・・自動振幅−周波数特性制御回路、34・・
・尖頭値検出回路、35・・・パルス−電圧変換回路、
36・・・ディジタル信号検出回路、37・・・両波整
流回路、38・・・タイミング成分抽出回路、40・・
・信号識別回路、45・・・論理回路、46・・・再生
ディジタル信号出力端子、52,56.62.65・・
・可変抵抗器、64・・・スイッチ、82.83・・・
出力端子。

Claims (1)

    【特許請求の範囲】
  1. 記録媒体に記録された2値打号のディジタル信号を再生
    し、その再生信号?、位相特性が可変できるように構成
    された位相回路と積分時定数を可変できる積分回路とが
    縦続接続されてなる第1の等什器へ供給し、該第1の等
    什器の出力再生信号を利得制御回路を通して可変高域利
    得補償特性を有する第2の等什器へ供給し、該第2の等
    什器の出力再生信号の尖頭値又は平均値を検出して得た
    信号により該利得制御回路の利得を制御して該尖頭値又
    は平均値が略一定の再生信号を該第2の等什器よシ取り
    出し、該第2の等什器の出力再生信号よシ抽出したタイ
    ミング成分に基づいて、該第2の等什器の出力再生信号
    の閾値検出をして得た2値打号のパルス幅の制御をして
    2値打号の再生ディジタル信号を出力するよう構成した
    ことを特徴とするディジタル信号の再生装置。
JP23324382A 1982-12-25 1982-12-25 デイジタル信号の再生装置 Pending JPS59119520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23324382A JPS59119520A (ja) 1982-12-25 1982-12-25 デイジタル信号の再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23324382A JPS59119520A (ja) 1982-12-25 1982-12-25 デイジタル信号の再生装置

Publications (1)

Publication Number Publication Date
JPS59119520A true JPS59119520A (ja) 1984-07-10

Family

ID=16952008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23324382A Pending JPS59119520A (ja) 1982-12-25 1982-12-25 デイジタル信号の再生装置

Country Status (1)

Country Link
JP (1) JPS59119520A (ja)

Similar Documents

Publication Publication Date Title
US5459679A (en) Real-time DC offset control and associated method
AU722313B2 (en) Mr head read signal preconditioning circuitry
JPH0159667B2 (ja)
US4110798A (en) Frequency response equalizer
KR100445391B1 (ko) 통신채널에대한시간영역필터
US4528601A (en) Digital signal reproducing apparatus
US5099366A (en) Low frequency restorer
Schneider An improved pulse-slimming method for magnetic recording
JPH07153007A (ja) ディジタル信号記録回路
US3573770A (en) Signal synthesis phase modulation in a high bit density system
US4495528A (en) Magnetic reproducing system for a digital signal
JPS59119520A (ja) デイジタル信号の再生装置
KR950001712A (ko) 재생신호 등화방법 및 그 장치
US4495531A (en) Equalizer circuit for signal waveform reproduced by apparatus for magnetic digital data recording and playback
KR940003664B1 (ko) 디지틀 신호 검출장치
US4492990A (en) Noise reduction system
JP3052523B2 (ja) 再生波形の非線形補正a/d変換方法及び装置
US4323932A (en) Readback pulse compensator
JP3519110B2 (ja) 2進信号用信号再生器
US4905102A (en) System for processing signals reproduced from a digital magnetic record in a recorder-reproducer
JPS5977610A (ja) デイジタル信号の磁気再生装置
JP2675018B2 (ja) デジタル信号の磁気記録方法
US3778792A (en) Blanking circuit for high resolution data recovery systems
KR0185908B1 (ko) 재생신호 보정방법 및 그 장치
GB1595778A (en) Frequency response equalizer