JPS59119451A - Diagnosing system of electronic computer system - Google Patents

Diagnosing system of electronic computer system

Info

Publication number
JPS59119451A
JPS59119451A JP57229373A JP22937382A JPS59119451A JP S59119451 A JPS59119451 A JP S59119451A JP 57229373 A JP57229373 A JP 57229373A JP 22937382 A JP22937382 A JP 22937382A JP S59119451 A JPS59119451 A JP S59119451A
Authority
JP
Japan
Prior art keywords
processor
diagnostic
diagnosed
diagnosis
pattern data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57229373A
Other languages
Japanese (ja)
Inventor
Toshiki Ichikawa
市川 俊樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP57229373A priority Critical patent/JPS59119451A/en
Publication of JPS59119451A publication Critical patent/JPS59119451A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Abstract

PURPOSE:To eliminate the necessity of installation of a special diagnosing device and to enable diagnosision troubles, of all devices and to improve reliability by diagnosing each other using processors constituting the system. CONSTITUTION:A CPU1 and a processor 8 for controlling peripheral devices in an electronic computer system are operated as a diagnosing processor or processor to be diagnosed and a diagnosis on trouble is executed mutually. In addition to a common but sigal line (a), signal lines b-g and b'-g' are provided between the CPU1 and processor 8. The diagnosis is executed making the CPU a diagnosing processor and making the processor 8 a diagnosed processor using signal lines b-g. Contrarily, the diagnosis is executed making the processor 8 a diagnosing processor and making the CPU a processor to be diagnosed using signal lines b'-g'.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、中央処理装置と記憶装置と周辺装置と周辺装
置を制御する周辺装置制御用プロセッサを有する周辺制
御装置とを備える電子計算機システムにおいて、中央処
理装置と周辺制御プロセッサとを夫々診断プロセッサ又
は被診断プロセッサとして動作させ、電子計算機システ
ムの診断を行う電子計算機システムの診断方式に関する
ものである。
Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to an electronic computer system comprising a central processing unit, a storage device, a peripheral device, and a peripheral control device having a peripheral device control processor that controls the peripheral device. The present invention relates to a diagnostic method for an electronic computer system in which a central processing unit and a peripheral control processor are operated as a diagnostic processor or a processor to be diagnosed, respectively, to diagnose the electronic computer system.

〔従来技術と問題点〕[Prior art and problems]

第1図は診断装置を備えた従来の電子計算機システムの
例を示す図である。第1図において、■はCPU(中央
処理装置)、2は記憶装置、3は診断装置、4は診断用
プロセッサ、5はフロッピィ・ディスク装置、6はディ
スプレイ装置、7は周辺制御装置、8は周辺装置制御用
プロセッサ、9はディスク装置を示す。
FIG. 1 is a diagram showing an example of a conventional electronic computer system equipped with a diagnostic device. In FIG. 1, ■ is a CPU (central processing unit), 2 is a storage device, 3 is a diagnostic device, 4 is a diagnostic processor, 5 is a floppy disk device, 6 is a display device, 7 is a peripheral control device, and 8 is a A peripheral device control processor, 9 indicates a disk device.

従来、第1図に示すように、CPUI、記憶装置2、周
辺制御装置7、ディスク装置9その他の周辺装置を備え
た電子計算機システムでは、システムの故障診断のため
に専用の診断装置が設けられるのが普通である。しかし
ながら、診断装置3は、特別な故障診断用プロセッサ4
や、診断プログラムその他を格納するフロッピィ・ディ
スク装置5、モニタ用のディスプレイ装置6などを有す
る、装置としては大掛かシなものでおる。システムの故
障診断専用にこのような装置を設けることは、システム
にとワては無駄になシ、システムのコスト・アップを招
くことにもなる。他方、このような診断装置を設けない
で、CPU1が診断を行って故障を検出し、故障したあ
とのファイル保護等の処理を行うようにしたものもある
。しかしながら、このような構成のものも、CPUIが
故障を起こしたときには故障検出が困難であシ、検出後
の処理もできないという欠点がある。
Conventionally, as shown in FIG. 1, in a computer system equipped with a CPU, a storage device 2, a peripheral control device 7, a disk device 9, and other peripheral devices, a dedicated diagnostic device is provided for diagnosing system failures. is normal. However, the diagnostic device 3 has a special fault diagnosis processor 4.
It is a large-scale device, including a floppy disk device 5 for storing diagnostic programs and other files, and a display device 6 for monitoring. Providing such a device exclusively for diagnosing system failures would be wasteful to the system and would also increase the cost of the system. On the other hand, there are also systems in which such a diagnostic device is not provided, and the CPU 1 performs diagnosis to detect a failure and perform processing such as file protection after the failure occurs. However, this configuration also has the drawback that when a CPUI malfunctions, it is difficult to detect the malfunction, and processing after detection is impossible.

ところで、第1図に示すように、周辺制御装置7には、
小型ではあるが周辺装置制御用プロセッサ8を備えるも
のが普通になってきている。第1図に示すように周辺装
置としてディスク装置9を制御する周辺装置制御用プロ
セッサ8では、一般にフォーマット処理やCPUIヘデ
ータを送る場合にデータのリンクをとってまとめて転送
する処理などが行われる。このような周辺装置制御用プ
ロセッサは、はとんどの周辺制御装置に備えられている
By the way, as shown in FIG. 1, the peripheral control device 7 includes:
Although small in size, devices equipped with a peripheral device control processor 8 are becoming common. As shown in FIG. 1, a peripheral device control processor 8 that controls a disk device 9 as a peripheral device generally performs formatting processing and processing for linking and collectively transferring data when sending data to the CPUI. Such a peripheral device control processor is included in most peripheral control devices.

〔発明の目的〕[Purpose of the invention]

本発明は、上記の考察に基づくものであって、故障診断
用として特別なプロセッサなどの装置を輝けなくても、
故障診断を行うことができる電子計算機システムの診断
方式を提供することを目的とするものである。
The present invention is based on the above consideration, and even if a device such as a special processor is not available for fault diagnosis,
It is an object of the present invention to provide a diagnostic method for an electronic computer system that can perform failure diagnosis.

〔発明の構成〕[Structure of the invention]

そのために本発明の電子計算機システムの診断方式は、
中央処理装置と記憶装置と周辺装置と該周辺装置を制御
する周辺装置制御用プロセッサを有する周辺制御装置と
を備えた電子計算機システムの診断方式であって、上記
中央処理装置と上記周辺装置制御用プロセッサは、夫々
の下に、診断プロセッサとして動作するために、被診断
プロセッサに診断開始通知を送る手段と、被診断プロセ
ッサから送られてくる診断開始確認通知を受信する手段
と、被診断プロセッサから診断開始確認通知が送られて
きているときに診断パターン・データが有効であること
を通知する信号が送られてきたことを条件に診断パター
ン・データを受信する手段と、被診断プロセッサの停止
信号を送る手段と、被診断プロセッサ及び各装置に被診
断プロセッサの異常を通知する手段と、診断パターン・
データを格納するメモリとを備えると共に、被診断プロ
セッサとして動作するために、診断プロセッサから送ら
れてくる診断開始通知を受信する手段と、診断プロセッ
サに診断開始確認通知を送る手段と、診断プロセッサに
診断パターン・データと共に該診断パターン・データが
有効であることの通知を送る手段と、診断プロセッサか
ら送られてくるエラー検出通知を受信する手段と、診断
パターン・データを格納するメモリとを備え、且つ上記
中央処理装置と上記周辺装置制御用プロセッサは、夫々
との間において診断プロセッサ又は被診断プロセッサと
して動作し、診断を行う際には、診断プロセッサが診断
開始を指示し、被診断プロセッサが診断開始を確認し、
しかる後診断パターン・データが被診断プロセッサから
診断プロセッサに送られて診断プロセッサにおいて上記
メモリに格納された診断パターン・データと比較され、
故障の診断が行われるように構成されたことを特徴とす
るものである。
For this purpose, the diagnostic method for the computer system of the present invention is as follows:
A diagnostic method for a computer system comprising a central processing unit, a storage device, a peripheral device, and a peripheral control device having a peripheral device control processor for controlling the peripheral device, the central processing unit and the peripheral device control processor controlling the peripheral device. Each processor has a means for sending a diagnosis start notification to the diagnosed processor, a means for receiving a diagnosis start confirmation notification sent from the diagnosed processor, and a means for receiving a diagnosis start confirmation notification from the diagnosed processor, in order to operate as a diagnostic processor. Means for receiving diagnostic pattern data on the condition that a signal notifying that the diagnostic pattern data is valid is sent when a diagnosis start confirmation notification is being sent, and a stop signal for a processor to be diagnosed. means for notifying the processor to be diagnosed and each device of the abnormality of the processor to be diagnosed;
a memory for storing data, a means for receiving a diagnosis start notification sent from the diagnostic processor, a means for sending a diagnosis start confirmation notification to the diagnostic processor, and a means for transmitting a diagnosis start confirmation notification to the diagnostic processor in order to operate as a diagnosed processor. comprising means for sending a notification that the diagnostic pattern data is valid together with the diagnostic pattern data, means for receiving an error detection notification sent from the diagnostic processor, and a memory for storing the diagnostic pattern data, Further, the central processing unit and the peripheral device control processor operate as a diagnostic processor or a diagnosed processor between each other, and when performing a diagnosis, the diagnostic processor instructs to start the diagnosis, and the diagnosed processor starts the diagnosis. Confirm the start,
Thereafter, the diagnostic pattern data is sent from the processor to be diagnosed to the diagnostic processor where it is compared with the diagnostic pattern data stored in the memory;
The present invention is characterized in that it is configured to perform failure diagnosis.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図面を参照しつつ説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の1実施例を示す図、第3図は本発明が
適用される診断装置と被診断装置の1構成例を示す図、
第4図は診断装置と被診断装置との間における診断時の
処理の流れを示す図、第5図は診断時の信号波形の変化
を示すタイム・チャートである。図において、1はCP
U (中央処理装置)、8は周辺装諸制御用プロセッサ
、10は診断装置、11は被診断装置、13と20はR
OM 。
FIG. 2 is a diagram showing one embodiment of the present invention, FIG. 3 is a diagram showing one configuration example of a diagnostic device and a device to be diagnosed to which the present invention is applied,
FIG. 4 is a diagram showing the flow of processing during diagnosis between the diagnostic device and the device to be diagnosed, and FIG. 5 is a time chart showing changes in signal waveforms during diagnosis. In the figure, 1 is CP
U (central processing unit), 8 is a peripheral control processor, 10 is a diagnostic device, 11 is a device to be diagnosed, 13 and 20 are R
OM.

14はHALT制御部、15と21は診断開始制御部、
16と22は診断開始確認制御部、17はバッファ、1
8はア/ドΦゲー)、2’3は診断パターン制御部、2
4と25はエラー検出部、■は共通バス信号線、■ない
し■と■′ないし@Iは信号線を示す。
14 is a HALT control unit, 15 and 21 are diagnostic start control units,
16 and 22 are diagnosis start confirmation control units, 17 is a buffer, 1
8 is an A/D Φ game), 2'3 is a diagnostic pattern control unit, 2
Reference numerals 4 and 25 indicate error detection units, ◯ indicates a common bus signal line, ◯ to ◯ and ◯' to @I indicate signal lines.

本発明は、電子計算機システムにおけるCPU(中央処
理装置)、周辺装置制御用プロセッサを、夫々診断プロ
セッサ、又は被診断プロセッサとして動作させることに
よシ、相互に故障診断が行えるようにするものである。
The present invention enables mutual fault diagnosis to be performed by operating a CPU (central processing unit) and a processor for controlling peripheral devices in a computer system as a diagnostic processor or a processor to be diagnosed, respectively. .

第2図において、CPU1と周辺装置制御用プロセッサ
8との間は、共通バス信号線■の外に診断用として信号
線■ないし■とザないし■′が設けられる。そして信号
線■ないし■を用いてCPUIを診断プロセッサ、周辺
装置制御用プロセッサ8を被診断プロセッサとする診断
が実行され、信号線■′ないし■tを用いて周辺装置制
御用プロセッサを診断プロセッサ、CPUIを被診断プ
ロセッサとする診断が実行される。
In FIG. 2, between the CPU 1 and the peripheral device control processor 8, in addition to the common bus signal line 2, signal lines 1 to 2 and 2' are provided for diagnostic purposes. Diagnosis is then executed using the signal lines ■ to ■ as the diagnostic processor and the peripheral device control processor 8 as the processor to be diagnosed. Diagnosis is performed using the CPUI as the processor to be diagnosed.

診断装置と被診断装置の具体的な構成例を示したのが第
3図である。第3図において、診断装置10側には、プ
l’ セy t 12、ROM13、HALT制御部1
4、診断開始制御部15、診断開始確認制御部16、バ
ッファ17、アンド・ゲート18、工2−検出部25を
備え、被診断装置11側には、プロセッサ19、ROM
20、診断開始制御部21、診断開始確認制御部22、
診断パターン制御部23、エラー検出部24を備えてい
る。したがってプロセッサ12が診断プロセッサであシ
、プロセッサ19が被診断プロセッサである。ROM2
0には、診断結果を診断装置10に通知するための各種
診断パターン・データが格納されており、ROM13に
は、被診断装置11から通知された診断パターン・デー
タを判定するための診断パターン・データが格納されて
いる。信号線■ないし■は、第2図においてCPUIを
診断プロセッサ、周辺装置側−御用プロセッサ8を被診
断プロセッサとして診断する場合の信号線■ないし■に
対応するものである。
FIG. 3 shows a specific example of the configuration of the diagnostic device and the device to be diagnosed. In FIG. 3, the diagnostic device 10 includes a program 12, a ROM 13, and a HALT control unit 1.
4, a diagnosis start control section 15, a diagnosis start confirmation control section 16, a buffer 17, an AND gate 18, and a detection section 25;
20, diagnosis start control section 21, diagnosis start confirmation control section 22,
It includes a diagnostic pattern control section 23 and an error detection section 24. Therefore, processor 12 is the diagnostic processor and processor 19 is the processor to be diagnosed. ROM2
0 stores various diagnostic pattern data for notifying the diagnostic device 10 of diagnostic results, and the ROM 13 stores diagnostic patterns and data for determining the diagnostic pattern data notified from the device to be diagnosed 11. Data is stored. Signal lines (1) to (2) correspond to signal lines (1) to (2) when diagnosing the CPU I as a diagnostic processor and the peripheral device side-main processor 8 as the processor to be diagnosed in FIG.

次に第3図に示す構成による診断処理について第4図と
第5図を参照しつつ説明する。符号は第3図ないし第5
図で夫々対応している。
Next, the diagnostic processing using the configuration shown in FIG. 3 will be explained with reference to FIGS. 4 and 5. The codes are from Figure 3 to Figure 5.
They correspond to each other in the figure.

■ 診断装置10において被診断装置11の診断を行う
場合には、まず、診断開始制御部15からプロセッサ1
2の指示に従って装置診断開始信号が信号線■に送出さ
れる。被診断装置11では、装置診断開始信号が送られ
てくると、診断開始制御部21からプロセッサ19に割
込みがかけられる。
■ When diagnosing the device to be diagnosed 11 in the diagnostic device 10, first, the diagnosis start control section 15 sends a signal to the processor 1.
According to the instruction in step 2, a device diagnosis start signal is sent to the signal line ■. In the device to be diagnosed 11, when the device diagnosis start signal is sent, the diagnosis start control section 21 issues an interrupt to the processor 19.

■ プロセッサ19に割込みが受付けられると、プロセ
ッサ19の指示に従って診断開始確認制御部22から装
置診断開始確認信号が信号線Oに送出される。
(2) When the interrupt is accepted by the processor 19, a device diagnosis start confirmation signal is sent to the signal line O from the diagnosis start confirmation control section 22 in accordance with the instruction from the processor 19.

■ 続いて診断パターン制擲部23から、被診断装置1
1に状態に対応した診断パターン信号が信号線@に送出
されると同時にデータが゛有効であることを示す診断パ
ターン・ストローブ信号が信号線■に送出される。
■ Next, from the diagnostic pattern controller 23, the device to be diagnosed 1
A diagnostic pattern signal corresponding to the state 1 is sent to the signal line @, and at the same time a diagnostic pattern strobe signal indicating that the data is "valid" is sent to the signal line -.

■ 診断装置10では、装置診断開始確認信号が送られ
てくると、診断開始確認制御部16がプロセッサ12に
割込みをかけ、診断処理を開始させる。続いて診断パタ
ーン信号が送られてくると、診断パターン・ストローブ
信号が送られてきたことを条件にしてバッファ17に診
断パターン・データが格納される。
(2) In the diagnostic device 10, when the device diagnosis start confirmation signal is sent, the diagnosis start confirmation control section 16 interrupts the processor 12 to start diagnostic processing. Subsequently, when a diagnostic pattern signal is sent, the diagnostic pattern data is stored in the buffer 17 on the condition that a diagnostic pattern strobe signal is sent.

■ プロセッサ12は、バッファ17に格納されたパタ
ーン・データを読出し、ROM13内に格納されたパタ
ーン・データとの比較を行う0 ■ ■の処理による比較の結゛果、異常無しが否かを調
べ、Yesの場合には診断終了とし、NOの場合には■
の処理を行う。
■ The processor 12 reads the pattern data stored in the buffer 17 and compares it with the pattern data stored in the ROM 13. ■ The processor 12 checks whether there is any abnormality as a result of the comparison by the processing in step (0). , If Yes, the diagnosis is finished, if NO, ■
Process.

異常無しの判定は、診断パターン・データとして、決め
られたパターン・データ或いは決められた順序のシーケ
ンシャルなパターン・データが送られてくる場合には異
常なしと判定する方式が採られるが、被診断装置11ニ
オケる各部の状態を複数のパターン・データに分けて送
出する方式を採ることも勿論可能であシ、その場合には
、送られてくるパターン・データが正常状態を示すパタ
ーン・データか異常状態を示すパターン会データかの判
定を、ROMl3に格納されたパターン・データを参照
することにょシ行う。そして正常状態、或いは帳微な異
常状態については異常無しの判定を行うようにしてもよ
い。又、必要に応じて診断結果を記録するようにしても
よい。
To determine whether there is an abnormality, a method is adopted in which it is determined that there is no abnormality when predetermined pattern data or sequential pattern data in a predetermined order is sent as diagnostic pattern data. Of course, it is also possible to adopt a method in which the status of each part of the device 11 is divided into a plurality of pattern data and sent. In that case, whether the pattern data sent is pattern data indicating a normal state or not. Determination as to whether the pattern data indicates an abnormal state is made by referring to the pattern data stored in the ROM13. For a normal state or a slight abnormal state, it may be determined that there is no abnormality. Furthermore, the diagnostic results may be recorded as necessary.

■ エラー検出信号を信号線■に送出し、再度異常と判
定された場合には、I−IALT信号を信号線のに送出
し、被診断装置110プロセツザ19を停止させる。又
、■において述べたように異常の内容に応じてパターン
・データが送られてくる場合には、その内容によって直
ちにHALT信号を信号線■に送出し、被診断装置11
のプロセッサ19を停止させる。
(2) An error detection signal is sent to the signal line (2), and if it is determined to be abnormal again, an I-IALT signal is sent to the signal line to stop the device to be diagnosed 110 and the processor 19. In addition, as described in (2), when pattern data is sent depending on the content of the abnormality, a HALT signal is immediately sent to the signal line (2) depending on the content, and the device to be diagnosed 11
The processor 19 is stopped.

プロセッサ19が故障してbるため、決められた内容の
診断パターン・データが送られてこない場合や、その他
の原因で、一定時間が経過しても装置診断開始確認信号
が送られてこない場合、断線の場合などがおるが、これ
らの場合には、診断装置10のROMl3に格納された
パターン・データとの比較ができないので、エラーと判
断し、再度診断を行うとか、或は他の装置へもエラー検
出を通知することによって、他の装置からも診断を行い
、被診断装置の故障の判定を行う。第3図に示す例では
、装置HALT信号が信号線のを通して直接プロセッサ
19に送られているが、このような場合には、HALT
端子を持つプロセッサが用いられる。なお、エラー検出
部24の内容は、割込みによってプロセッサ19に通知
され、その割込みによってプロセッサ19がエラー検出
部24を参照しに行き、エラーが発生したことを確認す
るというような方法がとられる。
If the diagnostic pattern data with the predetermined content is not sent because the processor 19 is out of order, or if a device diagnosis start confirmation signal is not sent even after a certain period of time has passed due to other reasons. In these cases, it is not possible to compare the data with the pattern data stored in the ROM 13 of the diagnostic device 10, so it is determined that it is an error and the diagnosis must be performed again, or another device may be used. By notifying the device of the error detection, diagnosis can be performed from other devices as well, and a failure of the device to be diagnosed can be determined. In the example shown in FIG. 3, the device HALT signal is sent directly to the processor 19 through the signal line;
A processor with terminals is used. Note that the content of the error detection section 24 is notified to the processor 19 by an interrupt, and the processor 19 uses the interrupt to refer to the error detection section 24 and confirm that an error has occurred.

第6図は本発明の応用例を示した図である。第6図にお
いて、26はCPU (中央処理装置)、27と28は
周辺装置制御用プロセッサ、■、■と◎は診断用制御信
号線を示す。診断用制御信号線の、■と◎は、夫々第2
図に示す■ないし■と■′ないし@′を含むものである
。このようにCPU(中央処理装置)26と複数台の周
辺装置制御用プロセン?27と28がある場合、例えば
周辺装置制御用プロセッサ27からCPU(中央処理装
置)26を診断してエラーを検出したときには、すぐに
停止を行わず、更に周辺装置制御用プロセッサ28から
CPU (中央処理装置)26を診断して再度確認し、
再度エラーを検出したときにCPU(中央処理装置)2
6を停止させるということができる。このような診断方
式を採ることによって、診断を行うプロセッサが故障し
た場合に、誤ってエラーを検出することを防ぐことがで
き、システムの信頼性を向上させることができる。
FIG. 6 is a diagram showing an example of application of the present invention. In FIG. 6, 26 is a CPU (central processing unit), 27 and 28 are peripheral device control processors, and ■, ■, and ◎ indicate diagnostic control signal lines. ■ and ◎ of the diagnostic control signal line are the second
It includes ■ to ■ and ■' to @' shown in the figure. In this way, the CPU (central processing unit) 26 and a processor for controlling multiple peripheral devices? 27 and 28, for example, when an error is detected by diagnosing the CPU (central processing unit) 26 from the peripheral device control processor 27, the CPU (central processing unit) 26 is not stopped immediately and the peripheral device control processor 28 Diagnose and reconfirm the processing device) 26,
When an error is detected again, CPU (Central Processing Unit) 2
It can be said that 6 is stopped. By adopting such a diagnostic method, it is possible to prevent an error from being erroneously detected in the event of a failure of the processor performing the diagnosis, and it is possible to improve the reliability of the system.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、シス
テムを構成しているプロセッサを用いて相互に診断を行
うようにするので、診断用プロセッサなどの特別の装置
を診断のために設ける必要がなくなシ、又、装置間相互
で診断できるので、全ての装置の故障診断が行い得、信
頼性の向上を図ることができる。
As is clear from the above description, according to the present invention, since the processors constituting the system are used to perform mutual diagnosis, it is not necessary to provide a special device such as a diagnostic processor for diagnosis. Since there is no problem and diagnosis can be performed between devices, it is possible to perform failure diagnosis for all devices and improve reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は診断装置を備えた従来の電子計算機システムの
例を示す図、第2図は本発明の1実施例を示す図、第3
図は本発明が適用される診断装置と被診断装置の1構成
例を示す図、第4図は診断装置と被診断装置との間にお
ける診断時の処理の流れを示す図、第5図は診断時の信
号波形の変化を示すタイム・チャート、第6図は本発明
の応用例を示す図である。 1と26・・・CPU(中央処理装置)、2・・・記憶
装置、3・・・診断装置、4・・・診断用プロセッサ、
5・・・7oツピイ拳デイスク装置、6・・・ディスプ
レイ装置、7・・・周辺制御装置、8.27と28・・
・周辺装置制御用プロセッサ、9・・・ディスク装置、
10・・・診断装置、11・・・被診断装置、12と1
9・・・プロセッサ、13と20・・・ROM、14・
・・HALT制御部、15と21・・・診断開始制御部
、16と22・・・診断開始確認制御部、17・・・バ
ッファ、18・・・アンド・ゲート、23・・・診断パ
ターン制御部、24と25・・・エラー検出部、■・・
・共通バス信号線、■ないし@とO′ないし@・・・・
信号線、■、■と◎・・・診断用制御信号線。 特許出願人パナファコム株式会社 代理人弁理士京 谷  四  部 伏 4 図 支 S図 装置1今X乍1飴q−呈■ ■ ツ 6 図
FIG. 1 is a diagram showing an example of a conventional electronic computer system equipped with a diagnostic device, FIG. 2 is a diagram showing an embodiment of the present invention, and FIG.
The figure shows an example of the configuration of a diagnostic device and a device to be diagnosed to which the present invention is applied, FIG. 4 is a diagram showing the flow of processing during diagnosis between the diagnostic device and the device to be diagnosed, and FIG. FIG. 6 is a time chart showing changes in signal waveforms during diagnosis, and is a diagram showing an application example of the present invention. 1 and 26...CPU (central processing unit), 2...Storage device, 3...Diagnostic device, 4...Diagnostic processor,
5...7o Tsupii fist disk device, 6...Display device, 7...Peripheral control device, 8.27 and 28...
・Peripheral device control processor, 9...disk device,
10...Diagnostic device, 11...Diagnosed device, 12 and 1
9... Processor, 13 and 20... ROM, 14.
...HALT control unit, 15 and 21...Diagnosis start control unit, 16 and 22...Diagnosis start confirmation control unit, 17...Buffer, 18...AND gate, 23...Diagnosis pattern control Parts, 24 and 25... Error detection part, ■...
・Common bus signal line, ■ or @ and O' or @...
Signal lines, ■, ■ and ◎... Control signal lines for diagnosis. Patent Applicant Panafacom Co., Ltd. Representative Patent Attorney Kyotani Yobufu 4 Diagram Support S Diagram Device 1 Present

Claims (1)

【特許請求の範囲】[Claims] 中央処理装置と記憶装置と周辺装置と該周辺装置を制御
する周辺装置制御用プロセッサを有する周辺制御装置と
を備えた電子計算機システムの診←方式であって、上記
中央処理装置と上記周辺装置制御用プロセッサは、夫々
の下に、診断プロセッサとして動作するために、被診断
プロセッサに診断開始通知を送る手段と、被診断プロセ
ッサから送られてくる診断開始確認通知を受信する手段
と、被診断プロセッサから診断開始確認通知が送られて
きているときに診断パターン・データが有効であること
を通知する信号が送られてきたことを条件に診断パター
ン・データを受信する手段と、被診断プロセッサの停止
信号を送る手段と、被診断プロセッサ及び各装置に被診
断プロセッサの異常を通知する手段と、診断パターン会
データを格納するメモリとを備えると共に、被診断プロ
セッサとして動作するために、診断プロセッサから送ら
れてくる診断開始通知を受信する手段と、診断プロセッ
サに診断開始確認通知を送る手段と、診断プロセッサに
診断パターン・データと共に該診断パターン会データが
有効であることの通知を送る手段と、診断プロセッサか
ら送られてくるエラー検出通知を受信する手段と、診断
パターン・データを格納するメモリとを備え、且つ上記
中央処理装置と上記周辺装置制御用プロセッサは、夫々
との間において診断プロセッサ又は被診断プロセッサと
して動作し、診断を行う際には、診断プロセッサが診断
開始を指示し、被診断プロセッサが診断開始を確認し、
しかる後診断パターン・データが被診断プロセッサから
診断プロセッサに送られて診断プロセッサにおいて上記
メモリに格納された診断パターン・データと比較され、
故障の診断が行われるように構成されたことを特徴とす
る電子計算機システムの診断方式。
A method for diagnosing a computer system comprising a central processing unit, a storage device, a peripheral device, and a peripheral control device having a peripheral device control processor for controlling the peripheral device, the method comprising the central processing unit and the peripheral device control device. In order to operate as a diagnostic processor, each processor has a means for sending a diagnosis start notification to the diagnosed processor, a means for receiving a diagnosis start confirmation notification sent from the diagnosed processor, and a means for receiving a diagnosis start confirmation notification sent from the diagnosed processor. means for receiving diagnostic pattern data on the condition that a signal notifying that the diagnostic pattern data is valid is sent when a diagnosis start confirmation notification is being sent from the processor, and stopping the diagnosed processor; It includes a means for sending a signal, a means for notifying the processor to be diagnosed and each device of an abnormality in the processor to be diagnosed, and a memory for storing diagnostic pattern data. means for receiving an incoming diagnosis start notification, means for sending a diagnosis start confirmation notification to a diagnostic processor, means for sending a notification that the diagnostic pattern meeting data is valid together with the diagnostic pattern data to the diagnostic processor; The central processing unit and the peripheral device control processor are provided with means for receiving an error detection notification sent from the processor, and a memory for storing diagnostic pattern data, and the central processing unit and the peripheral device control processor each have a diagnostic processor or When operating as a diagnostic processor and performing diagnosis, the diagnostic processor instructs the start of diagnosis, the processor to be diagnosed confirms the start of diagnosis,
Thereafter, the diagnostic pattern data is sent from the processor to be diagnosed to the diagnostic processor where it is compared with the diagnostic pattern data stored in the memory;
A method for diagnosing a computer system, characterized in that it is configured to diagnose a failure.
JP57229373A 1982-12-27 1982-12-27 Diagnosing system of electronic computer system Pending JPS59119451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57229373A JPS59119451A (en) 1982-12-27 1982-12-27 Diagnosing system of electronic computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57229373A JPS59119451A (en) 1982-12-27 1982-12-27 Diagnosing system of electronic computer system

Publications (1)

Publication Number Publication Date
JPS59119451A true JPS59119451A (en) 1984-07-10

Family

ID=16891150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57229373A Pending JPS59119451A (en) 1982-12-27 1982-12-27 Diagnosing system of electronic computer system

Country Status (1)

Country Link
JP (1) JPS59119451A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244233A (en) * 1989-03-16 1990-09-28 Nec Commun Syst Ltd Information processing system
JP2014229208A (en) * 2013-05-24 2014-12-08 株式会社ケーヒン Multi-core system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244233A (en) * 1989-03-16 1990-09-28 Nec Commun Syst Ltd Information processing system
JP2014229208A (en) * 2013-05-24 2014-12-08 株式会社ケーヒン Multi-core system

Similar Documents

Publication Publication Date Title
JPS59119451A (en) Diagnosing system of electronic computer system
JPH0814797B2 (en) Checking method in redundant processing equipment
JP3313667B2 (en) Failure detection method and method for redundant system
JP3050148B2 (en) Duplex information processing device
JP2679575B2 (en) I / O channel fault handling system
JP3161444B2 (en) Fault logging system, method, and storage medium storing program
JPS6155748A (en) Electronic computer system
JP2778691B2 (en) Bus monitoring circuit
JPH0430245A (en) Multiprocessor control system
JP2815730B2 (en) Adapters and computer systems
JP3008851B2 (en) Inter-system monitoring method for multi-computer systems
JPS6228841A (en) Input/output processor
JPS60195649A (en) Error reporting system of microprogram-controlled type data processor
JP2814988B2 (en) Failure handling method
JPH0659941A (en) Information processor
JPS5932809B2 (en) DMA channel bus usage control method
JPH0797327B2 (en) Failure detection method
JPH04102929A (en) Information processor
JPH0157376B2 (en)
JPH0916425A (en) Information processing system
JP2000298628A (en) Method for expanding logic card and common bus system using the method
JPS648379B2 (en)
JPH01292562A (en) Multi-cpu system
JPH01314340A (en) Trouble processing system for information processor
JPH0588944A (en) Input/output control and monitor system for information processing system