JPS59119436A - キ−ボ−ドのイニシヤルセツト方法 - Google Patents
キ−ボ−ドのイニシヤルセツト方法Info
- Publication number
- JPS59119436A JPS59119436A JP57228347A JP22834782A JPS59119436A JP S59119436 A JPS59119436 A JP S59119436A JP 57228347 A JP57228347 A JP 57228347A JP 22834782 A JP22834782 A JP 22834782A JP S59119436 A JPS59119436 A JP S59119436A
- Authority
- JP
- Japan
- Prior art keywords
- keyboard
- circuit
- input
- clock pulse
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
- Light Guides In General And Applications Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は情報処理システムの入力端末装置としてのキー
ボードのイニシャルセント方法に関する。
ボードのイニシャルセント方法に関する。
（ｂ）技術の背景
情報処理システムの中実装置とインクフェースするキー
入力端末をなすキーボードは、マトリックス回路上に配
列されたキースイッチの打鍵入力に対応したデジタルコ
ード信号を生成して中央処理装置に送出する。この場合
打鍵入力は、−チップ構成の所謂マイクロプロセッサ（
エンコーダ）から、マトリックス回路のＸとＹ側に対す
るアドレス走査信号を送出して入力情報を検出するのが
一般的である。
入力端末をなすキーボードは、マトリックス回路上に配
列されたキースイッチの打鍵入力に対応したデジタルコ
ード信号を生成して中央処理装置に送出する。この場合
打鍵入力は、−チップ構成の所謂マイクロプロセッサ（
エンコーダ）から、マトリックス回路のＸとＹ側に対す
るアドレス走査信号を送出して入力情報を検出するのが
一般的である。
本発明は、キーボード端末に於ける入力初期段階に於て
、特定の入力情報種別、英字あるいはかな文字等を即時
に指定し得るスイッチ回路を設けて、自動的に所望の情
報入力を可能とする一手段を提示するものである。
、特定の入力情報種別、英字あるいはかな文字等を即時
に指定し得るスイッチ回路を設けて、自動的に所望の情
報入力を可能とする一手段を提示するものである。
（Ｃ）従来技術の問題点
従来、ンステム中実装置とインクフェースのキーボード
に於て、キー人力の検出動作を添付の回路図により説明
する。
に於て、キー人力の検出動作を添付の回路図により説明
する。
第１図に於いて、１は多数のキースイッチを接続したキ
ーボードマドワックス回路、２はシステム側と信号線４
及び信号線５を介して接続されたエンコーダ、３はマト
リックス回路ｌとエンコーダ２の間に挿入されＹ側入力
のアドレス検出をなすマルチプレクサ、及び６はマトリ
ックス回路１の交点に接続されるキースイッチ、尚、Ｘ
側アドレスデコーダは前記エンコーダ２に収納される。
ーボードマドワックス回路、２はシステム側と信号線４
及び信号線５を介して接続されたエンコーダ、３はマト
リックス回路ｌとエンコーダ２の間に挿入されＹ側入力
のアドレス検出をなすマルチプレクサ、及び６はマトリ
ックス回路１の交点に接続されるキースイッチ、尚、Ｘ
側アドレスデコーダは前記エンコーダ２に収納される。
信号線４は中実装置側に送出する打鍵人力のスイノチコ
ーＦ信号線２又信号線５はアドレス指定のクロック信号
線である。
ーＦ信号線２又信号線５はアドレス指定のクロック信号
線である。
前記マトリックス回路を具えるキーボードに於て、信号
線５並びにエンコーダ２により例えば。
線５並びにエンコーダ２により例えば。
ｍ＝８．ｎ＝１６からなるマトリックス回路では７ヒソ
１〜構成のアドレス信号（７ビノト中、４ヒツトはＹ
（ＪｔｌＪ ｉｌ択ピノｌ〜、３ビツトはＸ （Ｉ１１
選択ヒツトに当てられる）を順次送出あ−ることで打鍵
のキー人力が検出される。
１〜構成のアドレス信号（７ビノト中、４ヒツトはＹ
（ＪｔｌＪ ｉｌ択ピノｌ〜、３ビツトはＸ （Ｉ１１
選択ヒツトに当てられる）を順次送出あ−ることで打鍵
のキー人力が検出される。
ところで、従来、キーボードの入力初期段階に於て、特
定の入力情報種別、英字あるいはかな文字等を選択的に
指定し２例えば英小文字を指定してこの状態で情報入力
をする場合、マトリックス回路の当該キーを打鍵（イニ
ンヤルセ、Ｉ・）して入力がされる。
定の入力情報種別、英字あるいはかな文字等を選択的に
指定し２例えば英小文字を指定してこの状態で情報入力
をする場合、マトリックス回路の当該キーを打鍵（イニ
ンヤルセ、Ｉ・）して入力がされる。
而して、これを自動的になすには１例えば、前記のエン
コーダ２内部で処理手順をプログラムした記憶回路を設
ける等して入力初期段階に於ける特定情報の入力状態と
することが出来る。然し乍ら、プログラム記憶回路を具
えるエンコーダを新設することは経済的に問題がある。
コーダ２内部で処理手順をプログラムした記憶回路を設
ける等して入力初期段階に於ける特定情報の入力状態と
することが出来る。然し乍ら、プログラム記憶回路を具
えるエンコーダを新設することは経済的に問題がある。
（ｄ）発明の目的
本発明は前記の問題点を解決することにある。
即ら、前記のキーボードのイニシャルセントに当り、従
来のエンコーダとこれに付加する簡易な回路を設りて自
動的に所定の情報入力状態とするにある。
来のエンコーダとこれに付加する簡易な回路を設りて自
動的に所定の情報入力状態とするにある。
（ｅ）発明の構成
前記の目的は、キースイッチを接続するマトリックス回
路構成のキーボード上の前記キースイッチ入力を検出す
るアドレス信号送出のエンコーダ及びマルチプレクサと
を具え、入力初期、少なくとも特定の入力情報選択のキ
ースイッチにより入力状態を設定するキー人力装置に於
て２前記エンコーダに付加してアドレス信号送出のクロ
ソクバトスで特定種別の入力を可能となすスイッチ回路
づ・設げられるにより達成される。
路構成のキーボード上の前記キースイッチ入力を検出す
るアドレス信号送出のエンコーダ及びマルチプレクサと
を具え、入力初期、少なくとも特定の入力情報選択のキ
ースイッチにより入力状態を設定するキー人力装置に於
て２前記エンコーダに付加してアドレス信号送出のクロ
ソクバトスで特定種別の入力を可能となすスイッチ回路
づ・設げられるにより達成される。
（ｆ・発明の実施例
ｊ′ココ下不発明の実施例につき、添付図を参照して二
）′１、を詳細；こ説明する。
）′１、を詳細；こ説明する。
コｊ二於て、前記マトリックス回路１のキー人力ノオク
ミ出をなすエンコーダ２及びマルチプレクサ３等の基本
的構成とその機能は前記と同しある。
ミ出をなすエンコーダ２及びマルチプレクサ３等の基本
的構成とその機能は前記と同しある。
図示回路−二於て、７は本発明の要部をなずＦ−Ｆ回路
、８は前記回路７の出力とマトリックス回路の＜１アド
レス線の選択信号線からのパルスとを大力しで作動する
ＮＡＮＤゲート素子、及び９は前記素子８のアドレス信
号入力側に挿入されるインハークである。
、８は前記回路７の出力とマトリックス回路の＜１アド
レス線の選択信号線からのパルスとを大力しで作動する
ＮＡＮＤゲート素子、及び９は前記素子８のアドレス信
号入力側に挿入されるインハークである。
前記Ｆ−Ｆ回路７はＹ側アドレス選択の三本からなる信
号線（図示Ａ、ＢとＣの線）の一本に接続され該選択の
クロックパルスを入力して起動する。
号線（図示Ａ、ＢとＣの線）の一本に接続され該選択の
クロックパルスを入力して起動する。
図示は５例えばＹ１選択になる上位クロックパルス信号
により起動する。
により起動する。
而して１図示回路の動作は、キーボードの電源投入；こ
より、前記Ｆ−Ｆ回路はり七、・１−状態にあるが、冒
選択がなさ１する上位り１−１．・））パルスｆｄ１づ
によりその出力信号端子ＱをＬｏ＋ｖ １ｅｖｅｌかｃ
７．、 Ｉｔ ｉ ＲＩｔ ｌ。
より、前記Ｆ−Ｆ回路はり七、・１−状態にあるが、冒
選択がなさ１する上位り１−１．・））パルスｆｄ１づ
によりその出力信号端子ＱをＬｏ＋ｖ １ｅｖｅｌかｃ
７．、 Ｉｔ ｉ ＲＩｔ ｌ。
ｅ〜ｅ１とすＳｏごのため前記のＮ Ａ Ｎ １１ゲー
ト素Ｊ′ε（はＸｌの信号を通過さセ、キーボー トマ
トリノ・クス回路の交点Ｘ１とＹ１ｍ択がなされたと同
じごとになる。
ト素Ｊ′ε（はＸｌの信号を通過さセ、キーボー トマ
トリノ・クス回路の交点Ｘ１とＹ１ｍ択がなされたと同
じごとになる。
〆しかし、前記ＸＩとＹｌとの選択は初回のり１１ツク
パルス信号のみに限定され、以後は回路的に意味を持た
ない。更に、かかる動作が必要でない時。
パルス信号のみに限定され、以後は回路的に意味を持た
ない。更に、かかる動作が必要でない時。
図中１０の線を切断すれば良い。
（ｇ）発明の効果
前記実施例回路になる本発明のキーボードのイニシャル
セット方法によれば、電源投入の初期。
セット方法によれば、電源投入の初期。
所定のマトリックススイッチを自動的に一回だけ閉しる
回路が設りられ、前記例示のエンコーダの内部プログラ
ムでなす場合に比べ極めて簡易な手段で入力情報の選択
が出来る利点がある。
回路が設りられ、前記例示のエンコーダの内部プログラ
ムでなす場合に比べ極めて簡易な手段で入力情報の選択
が出来る利点がある。
添付図は本発明の一実施例を示すキーボ ドのイニシャ
ルセットをなす回路図である。 図中、１はマトリックス回路、２はエンコーダ、３はマ
ルチプレクサ、４と５は信号線、６はキースイッチ、７
はＦ−Ｆ回路、８はＮＡＮＤゲート素子、及び９ばイン
バータである。 ＝１
ルセットをなす回路図である。 図中、１はマトリックス回路、２はエンコーダ、３はマ
ルチプレクサ、４と５は信号線、６はキースイッチ、７
はＦ−Ｆ回路、８はＮＡＮＤゲート素子、及び９ばイン
バータである。 ＝１
Claims (1)
- キースイッチを接続するマトリックス回路構成のキーボ
ード上の前記キースイッチ入力を検出するアドレス信号
送出のエンコーダ及びマルチプレクサとを具え、入力初
期、少なくとも特定の入力情報選択のキースイッチによ
り入力状態を設定するキー人力装置に於て、前記エンコ
ーダに付加してアドレス信号送出のクロックパルスで特
定種別の入力可能となすスイッチ回路が設けられてなる
キーボードのイニシャルセント方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228347A JPS59119436A (ja) | 1982-12-27 | 1982-12-27 | キ−ボ−ドのイニシヤルセツト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228347A JPS59119436A (ja) | 1982-12-27 | 1982-12-27 | キ−ボ−ドのイニシヤルセツト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119436A true JPS59119436A (ja) | 1984-07-10 |
| JPS6327726B2 JPS6327726B2 (ja) | 1988-06-06 |
Family
ID=16875035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228347A Granted JPS59119436A (ja) | 1982-12-27 | 1982-12-27 | キ−ボ−ドのイニシヤルセツト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119436A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6674605B2 (ja) * | 2018-05-31 | 2020-04-01 | 株式会社コナミデジタルエンタテインメント | ゲームシステム、ゲーム制御装置、及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266327A (en) * | 1975-11-29 | 1977-06-01 | Tokyo Electric Co Ltd | Key inputting unit |
-
1982
- 1982-12-27 JP JP57228347A patent/JPS59119436A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266327A (en) * | 1975-11-29 | 1977-06-01 | Tokyo Electric Co Ltd | Key inputting unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6327726B2 (ja) | 1988-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772874A (en) | Keyboard apparatus | |
| US4617554A (en) | Keyboard scanning | |
| JPH029367B2 (ja) | ||
| US4249245A (en) | Confirmation sound generation for indicating effective key input operation | |
| US5914677A (en) | Apparatus and method for scanning a switch array | |
| US3765015A (en) | Switch monitoring circuitry | |
| JPS59119436A (ja) | キ−ボ−ドのイニシヤルセツト方法 | |
| US4020391A (en) | CRT cursor scan control circuits | |
| JPS60193678A (ja) | 電子機器 | |
| JPH1074125A (ja) | キーパッド取り扱い回路 | |
| US4333091A (en) | Command buffers for electronic code keyer | |
| JPH0258645B2 (ja) | ||
| JPS5559503A (en) | Sequence controller | |
| JPS5917631A (ja) | 入力装置 | |
| JPH06274261A (ja) | 情報入力装置 | |
| SU1615696A1 (ru) | Устройство дл ввода информации | |
| JPS6019233A (ja) | キ−ボ−ド入力装置 | |
| JPH04318613A (ja) | キーボード | |
| JPS57178529A (en) | Key function switching system of electronic computer | |
| JPH08314599A (ja) | 入力装置 | |
| JPH0230223A (ja) | キーボード装置 | |
| JPH0454517A (ja) | 文字入力用キーボード | |
| JPS61109130A (ja) | キ−スキヤン制御方式 | |
| JPS5941195B2 (ja) | カ−ソルシフトキ−の優先制御方式 | |
| JPS58166433A (ja) | 省略形キ−入力機構をもつ端末装置 |