JPS59117254A - 電子回路モジユ−ル組立体 - Google Patents
電子回路モジユ−ル組立体Info
- Publication number
- JPS59117254A JPS59117254A JP57229823A JP22982382A JPS59117254A JP S59117254 A JPS59117254 A JP S59117254A JP 57229823 A JP57229823 A JP 57229823A JP 22982382 A JP22982382 A JP 22982382A JP S59117254 A JPS59117254 A JP S59117254A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit module
- module
- semiconductor chip
- single units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電子回路モジュール単体を平面的もしくは立体
的に拡張組立できる電子回路モジュール組立体に関し、
特にはメモリー機能を有するＲＯＭ（Ｒｅａｄ ｏｎｌ
ｙ ｍｅｍｏｒｙ）、ＲＡ Ｍ’（Ｒａｎｄｏｍａｃｃ
ｅｓｓ ｍｅｍｏｒｙ ） ｚ演算機能を有するＣＰＵ
（Ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｏｒ ｕｎｉｔ ）
或いは入出力制御機能を有する１１０ボート等の半導体
チップを内蔵する電子回路モジュール単体の組立に関す
るものである。
的に拡張組立できる電子回路モジュール組立体に関し、
特にはメモリー機能を有するＲＯＭ（Ｒｅａｄ ｏｎｌ
ｙ ｍｅｍｏｒｙ）、ＲＡ Ｍ’（Ｒａｎｄｏｍａｃｃ
ｅｓｓ ｍｅｍｏｒｙ ） ｚ演算機能を有するＣＰＵ
（Ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｏｒ ｕｎｉｔ ）
或いは入出力制御機能を有する１１０ボート等の半導体
チップを内蔵する電子回路モジュール単体の組立に関す
るものである。
従来、ＩＣパッケージのプリント基板への実装は基板へ
の挿入の容易さやハンダ付けのし易さが主流をなし、基
板へのＩＣの実装方法としてはリードをプリント基板に
挿入せず、ＩＣ搭載面に平面付けするタイプの７ラソト
バツク形、或いはフラットパック形はリード部分をハン
ダ付けする面積が増す欠点があることから厚さおよび面
積ともに小さくしたり一ドレスタイプがある。このり−
ドレスタイプとしてはチップキャリヤ形またはフレキシ
ブル基板にバンプを持ったＩＣチップを連続的にボンデ
ィングし、これに樹脂コートした上でポリイミドフィル
ムにより切離し、プリント基板にハンダ付けするテープ
キャリヤ形など各種のＩＣチップのプリント基板への実
装方法が提案され二Ｑいる。
の挿入の容易さやハンダ付けのし易さが主流をなし、基
板へのＩＣの実装方法としてはリードをプリント基板に
挿入せず、ＩＣ搭載面に平面付けするタイプの７ラソト
バツク形、或いはフラットパック形はリード部分をハン
ダ付けする面積が増す欠点があることから厚さおよび面
積ともに小さくしたり一ドレスタイプがある。このり−
ドレスタイプとしてはチップキャリヤ形またはフレキシ
ブル基板にバンプを持ったＩＣチップを連続的にボンデ
ィングし、これに樹脂コートした上でポリイミドフィル
ムにより切離し、プリント基板にハンダ付けするテープ
キャリヤ形など各種のＩＣチップのプリント基板への実
装方法が提案され二Ｑいる。
しかしなから、従来のＩＣチップの基板組立技 −術は
プリント配線を施された基板への搭載方法であるため、
配線パターンの設計、製作に長期間と費用を有し、又Ｉ
Ｃチップの実装組立に時間を要するなどの問題点を有し
ていた。
プリント配線を施された基板への搭載方法であるため、
配線パターンの設計、製作に長期間と費用を有し、又Ｉ
Ｃチップの実装組立に時間を要するなどの問題点を有し
ていた。
本発明は従来のＩＣチップの基板実装組立に於ける問題
点を解決することであり、特には平面的もしくは立体的
に拡張組立が容易でかつ電気的配線が施されない基台を
用いて配線パターン設計製作が不要で、かつ製作安価に
簡単に迅速にＩＣチップの組立が行える電子回路モジュ
ール組立体を提供することを目的とするものである。
点を解決することであり、特には平面的もしくは立体的
に拡張組立が容易でかつ電気的配線が施されない基台を
用いて配線パターン設計製作が不要で、かつ製作安価に
簡単に迅速にＩＣチップの組立が行える電子回路モジュ
ール組立体を提供することを目的とするものである。
以下、本発明の一実施例について図面を参酌して詳しく
説明する。
説明する。
第１図は本発明による電子回路モジュール組立体の一例
の要部斜視図を表わす。図においてｌは電子回路モジュ
ール単体で、この電子回路モジュ鴫’１体１は半導体チ
ップ２を内蔵し、かつこの半導体チップと内部配線接続
される接続用端子３゜３′を端面に有している。半導体
チップ２としては、メモリー機能を有するＲＯＭ、ＲＡ
Ｍ、演算機能を有するＣＰＵ（中央処理装置）、或いは
入出力制御機能を有する■１０ボート等のＩＣチップが
使用される。４は上記電子回路モジュール単体１を複数
個実装（装備）するためのプリント配線が施されない基
台であり、例えばプラスチック樹脂が使用される。上記
基台４には複数個の電子回路モジュール単体１（Ｍ１〜
Ｍ５で表わす。）が実装され、基台４には上記複数個の
電子回路モジュール単体１を固定するための突起５，５
が設けられる。それゆえ基台４に複数個の電子回路モジ
ュール単体１．１（Ｍ１〜Ｍｓ）を実装するだけで電子
回路モジュール単体に設けた接続用端子３，３′を介し
てモジュール単体間の電気的接続が行なわれる。前記電
子回路モジュール単体Ｍ１〜Ｍ５に於て、例えばＭＯを
ＣＰＵモジュール、Ｍｌ、Ｍ２をＲＡＭモジュール、Ｍ
３ ＋ Ｍ ４をＲＯＭモジュール、Ｍ５をＩ１０ボ
コヨ、モジュールとしての使用が可能である。
の要部斜視図を表わす。図においてｌは電子回路モジュ
ール単体で、この電子回路モジュ鴫’１体１は半導体チ
ップ２を内蔵し、かつこの半導体チップと内部配線接続
される接続用端子３゜３′を端面に有している。半導体
チップ２としては、メモリー機能を有するＲＯＭ、ＲＡ
Ｍ、演算機能を有するＣＰＵ（中央処理装置）、或いは
入出力制御機能を有する■１０ボート等のＩＣチップが
使用される。４は上記電子回路モジュール単体１を複数
個実装（装備）するためのプリント配線が施されない基
台であり、例えばプラスチック樹脂が使用される。上記
基台４には複数個の電子回路モジュール単体１（Ｍ１〜
Ｍ５で表わす。）が実装され、基台４には上記複数個の
電子回路モジュール単体１を固定するための突起５，５
が設けられる。それゆえ基台４に複数個の電子回路モジ
ュール単体１．１（Ｍ１〜Ｍｓ）を実装するだけで電子
回路モジュール単体に設けた接続用端子３，３′を介し
てモジュール単体間の電気的接続が行なわれる。前記電
子回路モジュール単体Ｍ１〜Ｍ５に於て、例えばＭＯを
ＣＰＵモジュール、Ｍｌ、Ｍ２をＲＡＭモジュール、Ｍ
３ ＋ Ｍ ４をＲＯＭモジュール、Ｍ５をＩ１０ボ
コヨ、モジュールとしての使用が可能である。
Ｍ５はＩ１０ボートモジュールの場合、外部との電気的
接続は上面に形成したターミナル６からコード７を介し
て行なわれる。上記、ＣＰＵ 、 ＲＯＭ 、 ＲＡＭ
及び■１０ポートの各モジュールを用いてマイクロコン
ピュータシステムが構成される場合、各モジュール単体
間の接続はパスライン上に平面的にＩＣチップを拡張す
るという技術思想に基づいて行うことができる。即ち、
ＩＣチップ信号の並設順序及び場所を同一とし、モジュ
ールを何処へ接続しても構成できるようにすることが可
能である。またＲＡＭモジュールを複数個実装するとき
、ＣＰＵにより区別できる様に内部回路をＰＬＡ（Ｐｒ
ｏｇｒａ −ｍｍａｂｌｅ ｌｏｇｉｃ ａｒｒａｙ
）で決定できる０即ちＲＡ Ｍモジュール内のアドレス
Ｔ−−ドの機能をＰＬＡで行い、ＣＰＵからのデドレス
指定に対し、どのＲＡＭモジュールが選択されたかをＰ
ＬＡで決定できる。また図に示すようにＭ２モジュール
にｕＱターミナルとｕ１〜ｕ５のターミナルを設け、外
部でマニュアル結線じ、各ＲＡＭモジュールを区別へる
ことができる。例−えは６４にバイト単位でアドレス切
換えなどの処理を行ってもよい。上記の２方法はすでに
既知の技術であるから詳細な説明はこ＼では省略する。
接続は上面に形成したターミナル６からコード７を介し
て行なわれる。上記、ＣＰＵ 、 ＲＯＭ 、 ＲＡＭ
及び■１０ポートの各モジュールを用いてマイクロコン
ピュータシステムが構成される場合、各モジュール単体
間の接続はパスライン上に平面的にＩＣチップを拡張す
るという技術思想に基づいて行うことができる。即ち、
ＩＣチップ信号の並設順序及び場所を同一とし、モジュ
ールを何処へ接続しても構成できるようにすることが可
能である。またＲＡＭモジュールを複数個実装するとき
、ＣＰＵにより区別できる様に内部回路をＰＬＡ（Ｐｒ
ｏｇｒａ −ｍｍａｂｌｅ ｌｏｇｉｃ ａｒｒａｙ
）で決定できる０即ちＲＡ Ｍモジュール内のアドレス
Ｔ−−ドの機能をＰＬＡで行い、ＣＰＵからのデドレス
指定に対し、どのＲＡＭモジュールが選択されたかをＰ
ＬＡで決定できる。また図に示すようにＭ２モジュール
にｕＱターミナルとｕ１〜ｕ５のターミナルを設け、外
部でマニュアル結線じ、各ＲＡＭモジュールを区別へる
ことができる。例−えは６４にバイト単位でアドレス切
換えなどの処理を行ってもよい。上記の２方法はすでに
既知の技術であるから詳細な説明はこ＼では省略する。
第２図は第１図のＡ−Ａ′線に於ける要部切断々面図で
ある０図において、電子回路モジュール単体ＭＯＩＭＩ
内の半導体チップ２０＋２１は例えばワイヤボンディン
グ方式によりリード”１ ＋ ” ２てフ。
ある０図において、電子回路モジュール単体ＭＯＩＭＩ
内の半導体チップ２０＋２１は例えばワイヤボンディン
グ方式によりリード”１ ＋ ” ２てフ。
レート１３０．ｆ３１ （例えばパスライン）を介して
接続用端子３と内部接続配線される。また各モジュール
単体Ｍｏ、Ｍｉは基台４に設けた突起５に嵌合する六６
が設けられ、これらモジュール単体は基台に固定される
。上記実施例ではモジュール単体を基台に固定する方法
として基台に突起を、モジュール単体に突起に嵌合され
る穴を設けたが、モジュール単体を取外す必要がない場
合は接着法ｔもよく、その他各種固定方法を用いてもよ
いことはもちろんである。
接続用端子３と内部接続配線される。また各モジュール
単体Ｍｏ、Ｍｉは基台４に設けた突起５に嵌合する六６
が設けられ、これらモジュール単体は基台に固定される
。上記実施例ではモジュール単体を基台に固定する方法
として基台に突起を、モジュール単体に突起に嵌合され
る穴を設けたが、モジュール単体を取外す必要がない場
合は接着法ｔもよく、その他各種固定方法を用いてもよ
いことはもちろんである。
第３図は半導体チップと信号の取出し方法を説明するた
めの図である。図でパスライン（ｌｈ□−Ｂｓ）が四防
に放射線状に延びてお”す、このバスラインと半導体チ
ップ２のパッドＰとをワイヤボンディング方法によりビ
ームリード！で接結する。四方の端子は半導体チップ内
の配線で結合されている。
めの図である。図でパスライン（ｌｈ□−Ｂｓ）が四防
に放射線状に延びてお”す、このバスラインと半導体チ
ップ２のパッドＰとをワイヤボンディング方法によりビ
ームリード！で接結する。四方の端子は半導体チップ内
の配線で結合されている。
第４図はフィルムキャリヤ方式による半導体チップの結
線方法の一例を示し、四方に拡がるパスラインは両面パ
ターンにより結線され、フィルムへの接続は１個所だけ
で済む。図では表裏パターンを実線と破線で区別して結
線している。又図でθ印はスルーホールパターンを表わ
している。
線方法の一例を示し、四方に拡がるパスラインは両面パ
ターンにより結線され、フィルムへの接続は１個所だけ
で済む。図では表裏パターンを実線と破線で区別して結
線している。又図でθ印はスルーホールパターンを表わ
している。
更に第５図は第４図の断面図を表わしている。
図では、機械的強度を確保するベース基材ｌＯに、フィ
ルムキャリヤ１１に半導体チップ１２を貼付け、コーテ
イング材１３により被覆する。フィルムキャリヤ１１は
表面に配線導体１４を、裏面に配線導体１５のパターン
をそれぞれ形成する。
ルムキャリヤ１１に半導体チップ１２を貼付け、コーテ
イング材１３により被覆する。フィルムキャリヤ１１は
表面に配線導体１４を、裏面に配線導体１５のパターン
をそれぞれ形成する。
以上の説明では電子回路モジュール単体を基台のどこへ
も配置できる場合を説明したが、限定配置するよう構成
′しても良い。この場合、例えばＣＰＵモジュールの右
横にはＲＯＭ（又はＲＡＭ）モジ＊、？輛ルを、下方向
にはＲＡＭ（又：まＲＯＭ）モジュールを上方向には壓
１０ボートモジュールヲ配置することが考えられる。そ
して上述の如き電子回路モジュール組立体は半導体チッ
プを使用する各種電子機器に適用できるものであり、又
モジュールという用語はブロック或いはパッケージ等そ
の他の用語で呼称されても良いことはもちろんである。
も配置できる場合を説明したが、限定配置するよう構成
′しても良い。この場合、例えばＣＰＵモジュールの右
横にはＲＯＭ（又はＲＡＭ）モジ＊、？輛ルを、下方向
にはＲＡＭ（又：まＲＯＭ）モジュールを上方向には壓
１０ボートモジュールヲ配置することが考えられる。そ
して上述の如き電子回路モジュール組立体は半導体チッ
プを使用する各種電子機器に適用できるものであり、又
モジュールという用語はブロック或いはパッケージ等そ
の他の用語で呼称されても良いことはもちろんである。
以上説明したように本発明によれば、半導体チップを内
蔵する電子回路モジュール単体の拡張組立がきわめて容
易で、かつ基台は配線パターンを有しないから、パター
ン設計製作が不要で安価に半導体チップの実装組立が行
える利点がある。
蔵する電子回路モジュール単体の拡張組立がきわめて容
易で、かつ基台は配線パターンを有しないから、パター
ン設計製作が不要で安価に半導体チップの実装組立が行
える利点がある。
第１図は本発明による電子回路モジュール組立体の一例
を示す要部斜視図、第２図は第１図の八−Ｎ要部切断々
面図、第３図は半導体゛チップと信号の取出し方法を説
明する図、第４図はフィルム１：電子回路モジュール単
体 ２°半導体チップ ３°接続用端子 ４：基
台
を示す要部斜視図、第２図は第１図の八−Ｎ要部切断々
面図、第３図は半導体゛チップと信号の取出し方法を説
明する図、第４図はフィルム１：電子回路モジュール単
体 ２°半導体チップ ３°接続用端子 ４：基
台
Claims (1)
- １ 半導体チップを内蔵し、かつ端面に前記半導体チッ
プと内部配線接続される接続用端子を有する電子回路モ
ジュール単体と、該電子回路モジュール単体を複数個実
装する電気的配線が施されない基台と、該基台に複数個
の前記電子回路モジュール単体を固定する固定手段とを
備え、前記接続用端子を介して前記複数個の電子回路モ
ジュール単体を電気的に接続するようにしたことを特徴
とする電子回路モジュール組立体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229823A JPS59117254A (ja) | 1982-12-24 | 1982-12-24 | 電子回路モジユ−ル組立体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229823A JPS59117254A (ja) | 1982-12-24 | 1982-12-24 | 電子回路モジユ−ル組立体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117254A true JPS59117254A (ja) | 1984-07-06 |
Family
ID=16898225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57229823A Pending JPS59117254A (ja) | 1982-12-24 | 1982-12-24 | 電子回路モジユ−ル組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117254A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0283590A2 (de) * | 1987-03-18 | 1988-09-28 | Telenorma Gmbh | Elektrische Bauelemente |
-
1982
- 1982-12-24 JP JP57229823A patent/JPS59117254A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0283590A2 (de) * | 1987-03-18 | 1988-09-28 | Telenorma Gmbh | Elektrische Bauelemente |
| US5006920A (en) * | 1987-03-18 | 1991-04-09 | Telenorma Telefonbau Und Normalzeit Gmbh | Electrical components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941033A (en) | Semiconductor integrated circuit device | |
| USRE42457E1 (en) | Methods of packaging an integrated circuit and methods of forming an integrated circuit package | |
| US6331939B1 (en) | Stackable ball grid array package | |
| US6891257B2 (en) | Packaging system for die-up connection of a die-down oriented integrated circuit | |
| US5280193A (en) | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate | |
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| KR20030071763A (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| US5319243A (en) | Electronic assembly with first and second substrates | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| US4933810A (en) | Integrated circuit interconnector | |
| JPH05198732A (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JP3553195B2 (ja) | 半導体装置とその製造方法 | |
| JPS59107551A (ja) | 半導体装置 | |
| JPS59117254A (ja) | 電子回路モジユ−ル組立体 | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| JPS59175150A (ja) | 電子部品の取付構造 | |
| JP3728317B2 (ja) | 半導体装置とその製造方法 | |
| JPS6022348A (ja) | 半導体装置 | |
| JP3737093B2 (ja) | 半導体装置 | |
| JP4207933B2 (ja) | 半導体装置 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 |