JPS59116561A - デジタル型ランダム・エラ−信号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル型ランダム・エラー信号発生器に関
する。

背景技術とその問題点 デジタル型ランダム・エラー信号発生器は、デジタル送
信装置の評価や試験に有用な道具である。

すなわち、かかる装置の設計段階において、制御可能な
ランダム・エラー信号発生器があればその装置の限度を
示すことができ、また製作試験において、制御可能なラ
ンダム・エラー信号発生器があれば装置の不良個所をも
つと早く発見することができる。

上記送信装置がデジタル・ビデオ信号処理装置に信号を
供給するデジタル・ビデオチーブレコーダを有し、その
デジタル・ビデオ信号処理装置に誤り検出及び訂正能力
がある場合には、１つの特別な要求が起こる。かかる装
置の検査において、デジタル型ランダム・エラー信号発
生器は、上記装置の基礎試験のための正常動作状態の模
造にビデオ磁気テープの再生を使用するとき、実際に起
こるようなランダム（不規則）且つバースト（突発的）
のエラー信号を発生することができ、また、設計の弱点
を探すときの特殊な異常状態を発生することもできるの
が望ましい。

発明の目的 本発明は、上述の要求を充たすデジタル型ランダム・エ
ラー信号発生器を提供することを目的と発明の概要 本発明は、不規則な時間にバースト・スタート信号を発
生する第１のデジタル型ランダム・エラー信号発生手段
と、不規則な時間幅のバースト・エラー信号を発生する
第２のデジタル型ランダム・エラー信号発生手段と、上
記第２のデジタル型ランダム・エラー信号発生手段の出
力を上記第１のデジタル型ランダム・エラー信号発生手
段の出力に応じて発生させ、上記各不規則時間にスター
トする不規則な時間幅のバースト・エラー信号を供給す
る手段とを設けることによシ、上記の目的を達成した。

発明の原理及び実施例 第１図は、どのようにエラー信号を２進信号チャンネル
に導入するかを示すブロック図である。

エラー信号発生器（１）は排他的論理和（以下「排他オ
ア」と略す。）ダート（２）の入力に接続され、このダ
ート（２）の他の入力にチャンネル入力端子（３）が接
続される。排他オアゲート（２）の出力は、出力端子（
４）に接続される。２進データ列Ｖｉは入力端子（３）
を介して排他オアゲート（２）に供給され、エラー信号
発生器（１）よシ排他万アダート（２）に供給されるエ
ラー信号ＶｅがすべてｒＯＪである限シ、データｖｒは
そのまま出力端子（４）に送られる。すなわち、チャン
ネル出力は ｖｉ＋Ｖｅ＝Ｖｉ で与えられる。エラー信号Ｖｅが「１」になるや否や、
データＶｉは改悪される。それは、その中の１ビツトが
排他オアゲート（２）によシ反転されてエラーを発生す
るためである。この場合、チャンネル出力は ＶＩ十Ｖｅ−臂 で与えられる。その出力中のエラー率は、非常に長い時
間間隔に亘って取ったＶｉに対する■ｅの比で定められ
る。すなわち、 そこで、問題は、エラー信号■ｅを発生し制御する方法
を考え出すことである。

第２図は、基本的なデジタル型ランダム・エラー信号発
生器の例を示すブロック図である。ランダム信号発生器
ａ１１はｎビットの出力を比較器（１２＋の一方の入力
側に供給し、比較器（１２１の他方の入力側には静的番
号（５ｔａｔｉｃ　ｎｕｍｂｅｒ　）源住３）よシ同じ
くｎビットよ構成る１つの静的（不変化の）番号（数）
を供給する。比較器（１２１に供給されるこれら２つの
入力ｎビットの数が同一の場合に、比較器（Ｌ２１は出
力「１」を出力端子０４）に供給する。この出力は、エ
ラー信号■ｅを形成する。

ランダム信号発生器αＤは、段間に帰還接続を有するｎ
段のシフトレジスタで、クロック端子（１５）に供給さ
れるクロックパルス率Ｒ６のクロックパルス信号の制御
の下に、最大炎列出力すなわち全部「０」を除くすべて
の組合わせ符号を不規則な順序で発生するように構成さ
れている。

上記シフトレジスタがオール「０」を除くすべての組合
わせ符号を発生するとすれば、エラー信号ｖｅは次式で
与えられるエラー率Ｒｅで起きることになる。

静的番号の値が変わるとエラー信号■ｅの相対位置が変
わり、ｎの値が変わるとエラー率Ｒｅが変わる。

しかし、エラー率１（ｅは、ｎによって決まるので、実
際はランダムではなく予め定まっている。しかも、第２
図に示すデジタル型ランダム・エラー信号発生器は、エ
ラー信号Ｖｅが次式で与えられる一定の期間を有するの
で、不十分である。

２°−１ ｃ エラー率Ｒｅの平均値を保痔しながらこの期間を変える
ことは、次の２つの方ｊ法のいずれかによって達成でき
る。

第１は、静的番号源０３）の代わシに第２のランダム信
号発生器を置くことによって静的番号を変えることであ
る。ただし、この２つのランダム信号発生器が同じ動作
をしない、つまり、動作の中に規則的な相関関係をもた
ないよう注意する必要かある。これは１．実際は達成が
難しい。その理由は、いわゆるランダム信号発生器は、
与えられたクロックパルスに続く出力とそのクロックツ
９ルスの前の出力との間に常に予め定めた関係がちシ、
実際には疑似ランダム信号発生器にすぎないからである
。しかし、このような装置により、エラー信号■ｅの繰
返し周期は Ｃ となシ、この周期内におけるエラー信号■ｅの位置変化
は不規則となるであろう。これに関する２つの問題点は
、２つのランダム信号発生器が独立無関係であることを
統計的に示すことが極めて困難なことと、更に重要なこ
とには、繰返し周期がｎで決まシ、ｎが例えば１０＜ら
いよシ少ないとエラー信号Ｖｅの不規則性が疑わしくな
ることである。

第２は、シフトレジスタの段数を増すことであ）、この
方法は設計が簡単になる利点がある。そうしても、シフ
トレジスタはｎビット出力を比較器α２に供給し、シフ
トレジスタの段数がｎ：’十ｍ（ｍは１よυ大）に増加
すればｎと全く無関係になる。これは、ソフトレジスタ
出力の列長がの発生数が約２ｍであることを意味する。

一般的にいって、ｍの値が大きい程信頼できる結果が生
れるが、１０よシ犬ぎいか又は１０に等しいｍの値で十
分であることが分かった。

第３図は、不発明に用いる上述の考え方に基くデジタル
型ランダムゆエラー信号発生器の具体例を示すブロック
図である。図において、（２υは、フィードバック・シ
フトレジスタで形成さ牡る疑似ランダム信号発生器で、
オール「０」を除く最大長久出力を発生する。Ｑ１〜Ｑ
８は、シフトレジスタの８段に対応する８出力端で、実
際はもつと多数の段及び出力を用いる。シフトレジスタ
の各出力Ｑ、−Ｑ８は各排他オアゲート（２２）の一方
の第１人力に接続され、各排他オアゲート（２りの他方
の各第２人力には、静的ランダム番号発生器（２３）か
らの静的ランダム番号のビットＳＲ１〜ＳＲ８がそれぞ
れ供給される。各排他オアゲート（２つの出力は、各ナ
ントゲート（２）の一方の第１人力に接続され、ナンド
ダート０４）の他方の各第２人力には、ビット制御回路
（２５１よりビット制御信号ＥＮＩ〜ＥＮ８が供給され
る。

８個のナントゲート（２）の出力はナンドグー）　（２
６）の各入力に接続され、ナントゲート（２６）の出力
は出力端子（２７１に接続されエラー信号■ｅとして導
出される。

シフトレジスタは、クロック端子（２８）に供給される
クロックパルス信号によって駆動される。

第３図のデジタル型ランダム・エラー信号発生器の動作
において、シフトレジスタはクロックツ９ルス率で駆動
されるので、ソフトレジスタの各現在状態及びその前の
状態の間には相関関係がある。

しかし、静的ランダム番号ビットを各排他オアグー　ト
（２２）の第２人力に供給すると、この相関関係は低減
する。更に、ビット制御信号ＥＮＩ〜ＥＮ８をナンドグ
−）　（２４１の第２人力に供給するビット制御回路（
２艶を不規則に動作させ、ナンドダート（２４）の１個
以上を任意の時間に不規則に選択させることによシ、上
記の相関関係をもつと低減させることができる。エラー
率は、選択されるナンドダート（至）の数で決する。

いま、例えば与えられた時間に２個のナンドクゝ−ト（
２４）が選択され動作したとすると、その論理回路は、
結果として、これら２個のナンドケゝ−ト（２滲に接続
された２個の排他オアケゝ−ト（塑の第２人力に供給さ
れる静的ランダム番号の２数字に対応する２数字パター
ンを求めることになシ、エラー率は１／２２となる。次
に、動作するナンドケ゛−ト（２４）の数を例えば３個
に変える。この場合、前述の２個のナンドケ゛−ト（２
４１を含まない別の３個のナントゲート（２４１を動作
させるのがよい。

上述の具体例につき実験の結果、発生されるエラー信号
■ｅは、使用する実験方法を決定できる限９ランダムで
あることが分かった。第４図は、使用したビット制御の
数すなわち動作したナントゲート（２（イ）の数に対し
てプロットしたエラー率のグラフである。

バースト・エラー信号の発生は、基本メカニズムとして
チャンネル・フェードを用いることにより模造すること
ができる。第５図Ａは、時間に対してＳ／Ｎ比をプロッ
トした代表的なチャンネル・フェード特性を示す。第５
図Ｂは、時間に対しそのエラー率の対数をプロットして
エラー率を示したものである。

かかる特性を合成するには、これを簡略化する必要があ
り、それは、例えば、時間に対してエラー率がプロット
された第６図に示すような１つの特性を与えるようにエ
ラー率を量子化することで達成される。すなわち、エラ
ー率は、簡単に２つの値ＲｅｌとＲｅ２の間で切替えら
れるだけである。

エラー率Ｒｅ２は高い方のエラー率で例えば１／２であ
り、他力、エラー率Ｒｅｌは低い方のエラー率で例えば
１／１０５である。２つのエラー率Ｒｅｌ及び１（Ｃ２
は調整可能なことが望ましく、低い率Ｒｅｌは、非ドロ
ツプアウト状態すなわち正常の背景エラー率に対応し、
高い率は、ドロップアウト状態すなわちバースト・エラ
ー率に対応する。１つの・マースト制御ゲートを２つの
エラー率Ｒｅｌ及びＲｅ２間を切替えるように配置する
。実際に遭遇するような一般的特性をもつランダム・エ
ラー信号を合成するには、この制御特性が重要である。

その制御パラメータは、平均バースト率ｆ（ｂと平均・
く−スト長Ｌｂの２つである。この平均〕々−スト率Ｒ
ｂと平均バースト長Ｌｂの間の特性関係は、実際には、
平均バースト長Ｌｂの対数に対し平均・マースト率Ｒｂ
の対数を７０ロツトした第７図のようになる。すなわち
、平均バースト長しｂは、平均・マースト率Ｒｂに逆比
例する。これは、 Ｌｂ、　Ｒｂ＝一定 と表わすことができる。必要に応じ又は特殊な状況に適
合させるため、他の特性関係を用いることもできる。例
えば、 Ｌｂ２・Ｒｂ　＝一定 この場合は、第７図の崖の傾斜がもつと急になる。

第８図は、上述の考え方に基く本発明の・ｆ−スト・エ
ラー信号を発生するデジタル型ランダム・エラー信号発
生器の実施例を示すブロック図である。

（ａｌ）、（３ｚ及び（３３１は、それぞれ最大長久（
オール「０」を除く。）出力を発生するフィートノＺツ
ク・シフトレノスタで形成される第１．第２及び第３の
疑似ランダム信号発生器である。第１ランダム信号発生
器０ｖのｎ１出力はそれぞれ比較器（３滲の第１ｎ１人
力に接続され、その第２　ｎｌ入力にはそれぞれ第１静
的ランダム番号発生器田のｎ１出力が接続される。ビッ
ト制御回路（３６）は、比較器例の各ビット制御入力に
ｎｌまでのビット制御信号を供給する。

（３１１，（３４１，Ｃ６及び（あ）の各部は、第３図
に示したものと同様な構成及び作用をもつ第１のランダ
ム・エラー信号発生器（５１）を形成し、ビット制御回
路（３６）は、バースト・エラー信号の発生回数すなわ
ちバースト・スタート率を制御する。

比較器（３４１の出力は、Ｓ−Ｒフリッグフロツプ回路
６７）のＳ入力及びラッチ回路悦）のクロック入力に接
続される。ラッチ回路（ハ））は、第２のランダム信号
発生器（３２のｎ２出力にそれぞれ接続されたｎ２人力
を有し、そのｎ２出力は、プログラム可能な＋）　＝ド
オンリメモリ（ＦＲＯＭ）で構成されるコード変換器（
３９）の入力にそれぞれ接続される。コード変換器田は
、ｎ３出力を比較器（４０１に供給し、比較器（４０）
に対し、比較器図についてビット制御回路側がしたと同
様な作用をする、比較器（４１は、第３のランダム信号
発生器（３３）の０３出力にそれぞれ接続された第１０
３人力と、第２の静的ランダム番号発生器（４１）の１
３出力にそれぞれ接続された第２ｎ３人力とを有する。

比較器（４０）の出力はフリップフロッグ回路（３７）
のＲ−人力に接続され、フリップフロツノ回路ｃ力の出
力は、第１図の排他オアケ゛−）　（２）に対応するバ
ースト・ダートに接続される。Ｉ３３＋、　＋３９）、
　（４（ｌ及び（４Ｉｌの各部はまた、第３図に示した
ものと同様な構成及び作用をもつ第２のランダム・エラ
ー信号発生器（５力を形成する。

動作において、第１ランダム・エラー信号発生器（５１
１はバースト・スタート率を制御する、換言すると、各
エラー・バースト（ｉ号のスタート位置を決定する。比
較器図は、第１に７リツプフロツノ回路Ｇｎの出力をセ
ントするのに用いられ、第２に第２ランダム・エラー信
号発生器（５２）をもつバースト長発生器の動作をスタ
ートさせるのに用いられるバースト・スタート・パルス
を作成する。この後の力の動作は、第１のスタート・パ
ルスが第２ランダム侶号発生器（３２）の出力をサンプ
ルし、コード変換器（３９）を形成するＦＲＯＭへラン
ダム信号を供給することになる。ＦＲＯＭの機能はｎ２
人力を２ｎ２（すなわち、ｎ３） 出力に変換することであシ、これらの出力は、第２ラン
ダム・エラー信号発生器５２）のビット制御に用いられ
る。ｎ２の各レベルの確率は等しいので、ビット制御数
はランダムに選択される。

他の動作モードとして、コード変換益田をビット制御が
等しい率で行なわれないようにプログラムして動作させ
ることができる。これは、第７図の線の傾斜を変えるこ
とになる。試験を通じてこの方法で得た１つの特性は、 ■ Ｒｂが了「に比例する ことであるが、必要に応じて他の特性を得ることも可能
である。

要約すると、ランダム・エラー信号発生器帆ハハースト
の発生回数を制御し、ランダム・エラー信号発生器（５
２）は各バーストの長さを制御することになる。第９図
は、バースト長の確率へのｎ２の各部の影響を示すもの
である。第９図の各線は、次の２項式分布の形をしてい
る。

Ｒｂ−ρ（（ｌ−ｐ）（Ｌｂ−１）） ただし、ｐは２−ｎ３．Ｒｂはバースト長Ｌｂの確率で
ある。この選ばれた特性においては０２の各レベルの確
星は等しいので、バースト長１４）の総合分布は全レベ
ルの和になるであろう。これは、第７図に示すように という特性に近似する。ただし、バースト長しｂが２以
下の場合は、僅かに外れている。

紀１０図は、第８図の実施例についての測定結果を示す
。図においては、異なる凡の値につきバースト長Ｌｂの
対数に対する平均バースト率Ｒｂの対数がグロットされ
ている。

発明の効果 以上・説明したとおυ、本発明によれば、不規則な時間
にバースト・スタート信号を発生する第１のデジタル型
ランダム・エラー信号発生手段に応じて、不規則な時間
幅のバースト・エラー信号を発生する第２のデジタル型
ランダム・エラー信号発生手段の出力発生を制御するの
で、上記各不規則時間にスタートする不規則な時間幅の
バースト・エラー信号を供給することができる。よって
、本発明は、デノタル送信装置の試験に好適である。

【図面の簡単な説明】

第１図はエラー信号を信号チャンネルに加える回路配置
を示すブロック図、第２図は基本的デジタル型ランダム
・エラー信号発生器の例を示すブロック図、第３図は本
発明に用いるデジタル型ランダム・エラー信号発生器の
具体例を示すブロック図、第４図は第３図のものの動作
を示すグラフ、第５図Ａ、第５図Ｂ及び第６図はバース
ト・エラー信号発生の基本的メカニズムを示すグラフ、
第７図は平均バースト率と平均バースト長の関係を示す
グラフ、第８図は本発明のパース）−エラー信号を発生
するデジタル型ランダム・エラー信号発生器の実施例を
示すブロック図、第９及び第１０図は第８図の実施例の
動作を示すグラフである。 ３１）、　（３１、３４，３５，３６）・・・・・・第
１のデジタル型ランダム・エラー信号発生手段、■、　
（３３，３９，４０，４１）・・−・・第２のデジタル
型ランダム・エラー信号発生手段、（３２，３８，３７
）・・・・・・第２のデジタル型ランダム・エラー信号
発生手段の出力を第１のデジタル型ランダム・エラー信
号発生手段の出力に応じて発生させ、各不規則時間にス
タートする不規則な時間幅のバースト・エラー信号を供
給する手段。 代理人　伊藤　貞 同　　松隈秀盛 ヒ、ト制岬牧 一□　Ｉｌ’ｆｆ闇　　　　　　　　　−一〇関第６図 第７図 平均昌゛−ストム（す１泗→

Claims (1)

1. 【特許請求の範囲】 １、不規則な時間にバースト・スタート信号を発生する
   第１のデジタル型ランダム・エラー信号発生手段と、不
   規則な時間幅のバースト・エラー信号を発生する第２の
   デジタル型ランダム・・エラー信号発生手段と、上記第
   ２のデジタル型ランダム・エラー信号発生手段の出力を
   上記第１のデジタル型ランダム・エラー信号発生手段の
   出力に応じて発生させ、上記各不規則時間にスタートす
   る不規則な時間幅のバースト・エラー信号を供給する手
   段とを具えたバースト・エラー信号を発生するデジタル
   型ランダム・エラー信号発生器。 ２、　上記名菓１及び第２のデジタル型ランダム・エラ
   ー信号発生手段は、質化するｎビットの出力を供給する
   疑似ランダム信号発生器と、上記ｎビット出力の各ビッ
   トが各第１人力に供給されるｎ個の２人力排他オアダー
   トと、これら排他オアゲートの各第２人力に静的ｎビッ
   ト番号のビットを供給する手段と、上記排他オアゲート
   の各出力が供給される他のｎ個のダートと、上記他のゲ
   ートの複数個を選択的に動作させる手段と、上記他のダ
   ートの出力が各入力に供給される１個のｎ入力出力ダー
   トとを有し、この出力ダートは上記疑似ランダム信号発
   生器、上記静的ｎビット番号及び上記他のダートの動作
   に応じてランダム出力を供給するように構成された特許
   請求の範囲１項記載のデジタル型ランダム・エラー信号
   発生器。