JPS59113487A - インタレ−ススキヤン方式crtデイスプレイのフイ−ルド間輝度補正方式 - Google Patents

インタレ−ススキヤン方式crtデイスプレイのフイ−ルド間輝度補正方式

Info

Publication number
JPS59113487A
JPS59113487A JP57223421A JP22342182A JPS59113487A JP S59113487 A JPS59113487 A JP S59113487A JP 57223421 A JP57223421 A JP 57223421A JP 22342182 A JP22342182 A JP 22342182A JP S59113487 A JPS59113487 A JP S59113487A
Authority
JP
Japan
Prior art keywords
field
brightness
fields
crt display
scan type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57223421A
Other languages
English (en)
Inventor
藤川 芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP57223421A priority Critical patent/JPS59113487A/ja
Publication of JPS59113487A publication Critical patent/JPS59113487A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、インタレーススキャン方式CRTディスプ
レイのフィールド間輝度補正方式に係り。
特にインクレーススキャン方式のCRTディスプレイ装
置においても、第1フイールドの発光量と第2フイール
ドの発光量とが異なることに起因するフィールド間のフ
リッカ−を解消して、高品質の表示画面が得られるよう
にしたフィールド間輝度補正方式に関する。
従来技術 一般に、CRTディスプレイ装置において解像度を向上
させるためには、螢光膜に長残光性の例えばP、39の
ような螢光物質を使用し、インタレーススキャン方式で
走査するようにしている。
インクレーススキャン方式には、大別してコ種類があり
、解像度の向上には、通常インタレース・シュリンク方
式が用いられ、る。
第1図(1)〜(4)は、インクレース・シュリンク方
式を説明するためのパターン表示例であり、図(1)は
水平走査ラインとラインカウンタLCとの関係を示し1
図(2)は同様に英文字「E Jの場合の水平走査ライ
ンとラインカウンタとの関係、図(3)と図(4)はそ
れぞれ英文字[E−1の第1フイールドと第1フイール
ドを示す。図面において、○印は発光ドツト、また、破
線は第1フイールドの走査ラインの軌跡、実線は第コフ
ィールドの走査ラインの軌跡を示す。
第1図(1)に示すように、インタレース9シユリンク
方式では%第1フィールドの走査時には、ラインカウン
タLCの内容は奇数で変化されて、奇数ラインのみが表
示される。
反対に、第コフィールドの走査時には、ラインカウンタ
LCの内容が偶数で変化され、偶数ラインのみが表示さ
れる。
このように、第1フイールドと第2フイールドの表示パ
ターンが相違するので、両フィールドの発光量に差が生
じる。すなわち、第1フイールドの画面の明るさと、第
コフィールドの画面の明るさとが異なるため、オペレー
タは画面のフリッカ−を感じることになる。
例えば、第1図(2)の英文字「E」の場合には、第1
フイールドは第1図(3)のように表示され、また第2
フイールドは第1図(4)のように表示される。
この英文字rEJが画面上の全体に並べられて表示され
ると仮定すれば、第1フイールドと第コフィールドとの
発光量の比は7:/コとなる。
通常の表示の場合には、これほど極端ではないが、第1
フイールドの発光量と第2フイールドの発光量との間に
は差が生じるので、これが原因となって画面のフリッカ
−が発生する。
したがって、このような画面を長時間にわたって目視す
ることは、オペレータの眼に著しい負担となり、疲労度
が増えるとともに、作業能率も低下するという不都合が
ある。
目     的 そこで、この発明のインタレーススキャン方式CRTデ
ィスプレイのフィールド間輝度補正方式では、このよう
な不都合を解決し、インタレース・シュリンク方式のよ
うに第1フイールドと第コフィールドとの間に発光量の
差が発生しやすいCRTディスプレイでも、両フィール
ド間の発光量を等しくするように制御して、オペレータ
の眼の負担を軽減し、併せて作業能率を向上させること
を目的とする。
購−−−」久 そのために、この発明のフィールド間輝度補正方式にお
いては%第1フィールドと第1フイールドのいずれか一
方を基準にして、他方のフィールドとの間における発光
ドツト数の差をディジタル値で検出する検出手段と、発
光ドツト数の差に対応して画面全体の発光量が等しくな
るように輝度レベルを設定する輝度調整用抵抗素子群と
を設け、基準とされない他方のフィールドの表示時に、
検出手段の出力により抵抗素子群の抵抗素子を選択して
、その輝度レベルを制御するようにしている。
第2図(1)と(2)は、インクレーススキャン方式C
RTディスプレイユニットにおける同期信号と映像信号
との関係の一例を示すタイムチャートで、図(1)は水
平同期信号H8YNCと映像信号VIDEO1図(2)
は垂直同期信号VSYNCと映像信号VIDEOとの関
係を示している。図面において、Tl)は/ドツト発光
時間、THEは水平ブランキング時間* TVBは垂直
ブランキング時間を示し、またLDは発光ドツト、ND
は非発光ドツトを示す。
映像信号の/走査ラインは、第2図C1)のVIDEO
に示されるように、水平帰線時間の前後において表示を
禁止するための水平ブランキング時間THBが設けられ
ており、コ個の水平ブランキング時間TIIHの間が表
示可能期間とされる。
この第2図(1)では、各信号が負論理で示されており
、またRTZ方式で表示される場合を示している。すな
わち1発光ドツトが連続するときでも、/ドツト毎に一
旦零レベルに戻るように制御される。
そして、先に第1図け)に関連して説明したインタレー
ス−シュリンク方式によって、第1フイールドと第コフ
ィールドの映像信号は、第2図(2)のVI DEOに
示すような状態で発生される。
なお、この第2図(1)と(2)に示される各信号波形
の関係は、CRTディスプレイの他のユニットにおいて
は、あるいは正論理に変換されて処理されることもある
が、基本的には不変である。
第3図は、この発明のインクレーススキャン方式CRT
ディスプレイのフィールド間輝度補正方式を実施する場
合に使用されるフィールド間輝度補正回路の一例を示す
要部ブロック図である。図面において、/はJKフリッ
プフロップ回路、コは両方向バイナリカウンタ、3はラ
ッチ回路、ダはROM、、ltはアナログスイッチ%乙
は輝度調整用抵抗素子群、りはアンドゲート回路、gは
インバータであり、VRは輝度調整用可変抵抗器を示す
垂直同期信号VSYNCがクロック入力端子に接続され
たJKフリップフロップ回路/は、第1フイールドと第
コフィールドとを識別する作用を有している。
JKフリップフロップ回路/のJK両端子はHレベルに
プルアップされているから、垂直同期信号VSYNCの
タロツク入力毎に、その出力Qは1H#→′L′→1H
′→′L′のように反転動作する。したがって、この出
力Qにより、2つのフィールドを識別することができる
なお、この出力Qの状態、すなわちH′と′L′のいず
れが第1フイールドに対応し、いずれが第コフィールド
に対応するかは不確定である。しかし、CRTディスプ
レイユニットおよびその制御部のパワーオン後は、第1
フイールドおよび第コフィールドと、JKフリップフロ
ップ回路/の出力Qの′H′または′L′の関係は一定
であるから、この発明のフィールド間輝度補正方式では
問題にはならない。
その理由は、この発明のフィールド間輝度補正方式では
、2つのフィールドのうちのいずれか一方を基準として
、他方のフィールドの表示輝度を制御するようにしてい
るので、一方のフィールドと他方のフィールドとが識別
できさえすれば充分だからである。
このように、JKフリップフロップ回路/の出力Qは、
第1フイールドと第1フイールドとを識別するものであ
り、いずれが1H”に対応し、いずれが1L′に対応し
てもよい。
ここでは、説明の便宜上、第1フイールドが出力Qの1
H′に、第コフィールドが1L′にそれぞれ対応する場
合について述べる。
この場合には、第2フイールドが基準のフィールドとさ
れ、第1フイールドのスキャン時に、両フィールド間の
発光ドツト数の差に対応して、その輝度レベルが補正さ
れ、第コフィールドの発光量と等しい発光量が得られる
ように制御される。
すなわち、基準とされる第コフィールドのスキャン時に
は、アナログスイッチ左はいずれも不動作状態にされ、
その輝度レベルは、常時接続されている抵抗器Rと、オ
ペレータが任意に基本輝度を設定するための可変抵抗器
VRとの合成抵抗値で決定される。
これに対して、輝度補正される第1フイールドの2回目
以降のスキャン時には、検出された両フィールド間の発
光ドツト数の差に対応して、アナログスイッチSにより
、輝度調整用抵抗素子群乙の抵抗素子r1〜r8の少な
くとも7個が選択されて接続される。
したがって、第1フイールドの輝度レベルは、選択され
た抵抗素子r1〜r8と抵抗器Rと可変抵抗器VRとの
合成抵抗値で決定されることになり。
第コフィールドと等しい発光量が得られるレベルに補正
される。
第3図の回路の動作は、次のとおりである。
JKフリップフロップ回路/の出力Qすなわちフィール
ド情報は、映像信号V I DEOがクロック入力とさ
れるN段の両方向パイナリカウンタユへ与えられ、その
アラlり・ラン制御端子”/DOWNへ接続されている
この両方向パイナリカウンタコは、出力Qが′H′(す
なわち第1フイールド)のとき、映像信号VIDEOに
よってカウントアツプ動作を行い、次の垂直同期信号V
SYNCが入力されて出力Qが1L″(すなわち第2フ
イールド)のとき、同様に映像信号VIDEOによって
カウントダウン動作を行う。
そして、第コフィールドの最後に入力される垂直同期信
号■YNCによって、パイナリカウンタコは、その時点
における内容をラッチ回路3へ出力してラッチさせると
ともに、その内容がクリアされる。
第1フイールドと第コフィールドの/回目のスキャンが
終了した時点で、ラッチ回路3にラッチされた内容は、
両方向パイナリヵウンタコのアラ)・ラン動作によって
得られた第1フイールドと第コフィールドの発光ドツト
数の差lこ対応したデータである。
このラッチ回路3の出力データは、先のフィールド情報
である出力Qとともに、ROM夕のアドレス端子へ与え
られる。
RO,M4の各アドレスには、パイナリヵウンタコで検
出されるデータと、出方。で与えられるフィールド情報
との組合、せパターンに対応した特定のコードが予め記
憶されている。
ROM+の出力は、アナログスイッチ左のオン/オフ制
御端子へ接続されており、またアナログスイッチ左には
、輝度調整用抵抗素子群乙の抵抗素子r8〜r8がそれ
ぞれ接続されている。
そして、アナログスイッチ5は、ROM!がら出力され
るコードによって作動され、抵抗素子r。
〜rsを選択して接続させる。
したがって、この第3図の輝度補正回路にょれば、ラッ
チ回路3にデータがラッチされているときは、a回目以
降の第1フイールドのスキャン時に、ROM+の出力コ
ードによってアナログスイッチ5が選択されて作動し、
輝度調整用抵抗素子群乙の抵抗素子r1〜r8のうちの
少なくとも7個が接続されて、画面全体の輝度レベルが
補正される。
その結果、第1フイールドは、第コフィールドと同じ発
光量に制御され、画面のフリッカ−が除去される。
なお、以上の説明では、第コフィールドの画面全体の輝
度を基準として、第1フイールドのスキャン中の輝度を
補正する場合について述べた。しかし、第1フイールド
を基準とすることも可能である。
そして、どちらのフィールドが基準となるかは、CRT
ディスプレイユニットのパワーオン時の状態により不確
定であるが、それが支障とならないことはすでに説明し
た。
また、第3図の回路では、N段のパイナリヵウンタコの
上位gビットをラッチ入力とじているが、このビット数
が多いほど、輝度補正の精度が向上するので、必要に応
じて増加させてもよい。同様に、輝度調整用抵抗素子群
6も、3個の抵抗素子を使用しているが、この数も増加
してよい。
さらに%第1フィールドと第コフィールドの発光ドツト
数の差を検出する手段も、両方向バイナリカウンタ2の
代りに、他の公知の検出手段を用いることが可能である
以上に詳細に説明したように、この発明のインタレース
スキャン方式CRTディスプレイのフィールド間輝度補
正方式では、いずれか一方のフィールドを基準として、
他方のフィールドとの間の発光ドツト数の差をディジタ
ル値で検出する検出手段と、発光ドツト数の差に対応し
た輝度レベルを設定する輝度調整用抵抗素子群とを設け
、基準とされない他方のフィールドの表示時に、検出手
段の出力によって抵抗素子群の抵抗素子を選択して接続
することにより、その輝度レベルを制御して、基準のフ
ィールドと等しい発光量が得られるようにしている。
効   果 したがって、この発明のフィールド間輝度補正方式によ
れば、インタレース・シュリンク方式のCRT7’イス
フレイを用いて、ビットマツプ・ディスプレイのような
高解像度表示を行う場合でも、両フィールドの目視輝度
が等しくなり、画面のフリッカ−現象が除去された高品
質の表示が得られる。
そのため、長時間にわたって目視しても、オペレータの
眼の負担が軽減され1作業能率も向上される。その上、
そのために使用する回路の構成も比較的簡単であるから
、コスト面からも有利である、等の多くの優れた効果が
得られる。
【図面の簡単な説明】 第1図(11〜(4)はインタレース・シュリンク方式
を説明するためのパターン表示例、第2図(11と(2
)はインタレーススキャン方式CRTディスプレイユニ
ットにおける同期信号と映像信号との関係の一例を示す
タイムチャート、第3図はこの発明のインタレーススキ
ャン方式CRTディスプレイのフィールド間輝度補正方
式を実施する場合に使用される輝度補正回路の一例を示
す要部ブロック図である。図面において% /はJKフ
リップフロップ回路、コは両方向バイナリカウンタ、3
はラッチ回路、グはROM、左はアナログスイッチ、乙
は輝度調整用抵抗素子群を示す。 C 1−0−=−一−−− 3−−ooθOO−一 5−0−−−−−−一 7−−−−−−−m−− (2) 緊− −− − (4)

Claims (1)

    【特許請求の範囲】
  1. インタレーススキャン方式CRTディスプレイ装置にお
    いて、いずれか一方のフィールドを基準として、他方の
    フィールドとの間の発光ドツト数の差をディジタル値で
    検出する検出手段と、発光ドツト数の差に対応した輝度
    レベルを設定する輝度レベル調整用抵抗素子群とを設け
    、前記他方のフィールドの表示時に、前記検出手段の出
    力によって前記抵抗素子群の抵抗素子を選択することに
    より、その輝度レベルを制御することを特徴とするフィ
    ールド間輝度補正方式。
JP57223421A 1982-12-20 1982-12-20 インタレ−ススキヤン方式crtデイスプレイのフイ−ルド間輝度補正方式 Pending JPS59113487A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57223421A JPS59113487A (ja) 1982-12-20 1982-12-20 インタレ−ススキヤン方式crtデイスプレイのフイ−ルド間輝度補正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57223421A JPS59113487A (ja) 1982-12-20 1982-12-20 インタレ−ススキヤン方式crtデイスプレイのフイ−ルド間輝度補正方式

Publications (1)

Publication Number Publication Date
JPS59113487A true JPS59113487A (ja) 1984-06-30

Family

ID=16797874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57223421A Pending JPS59113487A (ja) 1982-12-20 1982-12-20 インタレ−ススキヤン方式crtデイスプレイのフイ−ルド間輝度補正方式

Country Status (1)

Country Link
JP (1) JPS59113487A (ja)

Similar Documents

Publication Publication Date Title
US6472946B2 (en) Modulation circuit and image display using the same
US6646654B2 (en) Modulation circuit, image display using the same, and modulation method
US4476464A (en) Arrangement for reducing the display size of characters stored in a character store
KR920004826B1 (ko) 플라즈마 디스플레이 컨트롤러 시스템
EP0344623A2 (en) Plasma display control system
KR910005140B1 (ko) 디지탈 표시 시스템
EP0104724A2 (en) Visual display unit with colour control circuit
US4642694A (en) Television video signal A/D converter
EP0614321A2 (en) Color display unit with plasma display panel
US4300162A (en) Field interpolation circuit
CN1161972C (zh) 近似线性的伽玛数字校正
JPS5848583A (ja) インタ−レ−スビデオ表示におけるフリツカを軽減する方法とその回路
EP0192815B1 (en) Tone control device in monochromatic tone display apparatus
CN1091899C (zh) 显示器模式校正方法及装置
JPS59113487A (ja) インタレ−ススキヤン方式crtデイスプレイのフイ−ルド間輝度補正方式
US5150107A (en) System for controlling the display of images in a region of a screen
JP3107444B2 (ja) 液晶表示装置
US5798799A (en) Controller for providing timing signals for video data
US5334998A (en) Method and apparatus for utilizing blanking on both zero setup and pedestal setup display monitors with a conventional computer system
KR100688748B1 (ko) 비트 축소 장치
JPS59113481A (ja) Crtデイスプレイの表示輝度補正方式
JPS6151829B2 (ja)
EP0220058B1 (en) Method and apparatus for selectively unblanking special signals inserted in the vertical blanking interval of a television signal
JP2002366079A (ja) 画像表示システム
AU693217B2 (en) A controller for providing timing signals for video data