JPS59111546A - Test system of computer system - Google Patents
Test system of computer systemInfo
- Publication number
- JPS59111546A JPS59111546A JP57220673A JP22067382A JPS59111546A JP S59111546 A JPS59111546 A JP S59111546A JP 57220673 A JP57220673 A JP 57220673A JP 22067382 A JP22067382 A JP 22067382A JP S59111546 A JPS59111546 A JP S59111546A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- pseudo input
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Abstract
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はチャネル装置等の転送装置の下に接続され、該
転送装置の機能試験を容易に行なうことを可能とする計
算機システムの試験方式に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a test method for a computer system that is connected under a transfer device such as a channel device and that makes it possible to easily perform a functional test of the transfer device. .
（ｂ） 従来技術と問題点
従来、転送装置を試験する場合、計算機システムを構成
する中火処理装置、記憶装置、転送装置等は揃っても磁
気ティスフ装置、磁気チー７゛装置ｂ′勢の入出力装置
は揃わない事が多く、擬似入出力装置を用いて転送装置
のＷＡ、皺を行なっている。この場合験似入出力装置は
記録媒体等を設けていないため転送するデータパターン
が定められており、擬似入出力装置より転送装置に転送
されるデータは記憶装置に記憶され、データに岨９が無
いがどうか判定される。又転送装置より擬似入出力ｉ置
に転送されるデータは記憶装置内に用意されたデータを
転送装置を経て擬似入出力装置に転送さね、擬似入出力
装置内で１９が無いかどうか判定される。上記動作の結
果によシ転送装置の機能が試験されるが、転送するデー
タパターンが定められた簡単なものであり、且つ擬似入
出力装置に於て、転送装置より転送されたデータのチェ
ック機能を持たねはならす、擬似入出力装置が複雑とな
り、経済的でないことと、転送装置の機能試験が不充分
な欠点がある。(b) Prior art and problems Conventionally, when testing a transfer device, even if the medium heat processing device, storage device, transfer device, etc. that make up the computer system are all available, the magnetic Input/output devices are often not available, so pseudo input/output devices are used to perform WA and wrinkles on the transfer device. In this case, since the pseudo input/output device does not have a recording medium etc., the data pattern to be transferred is determined, and the data transferred from the pseudo input/output device to the transfer device is stored in the storage device, and the data is It will be determined whether there is one or not. In addition, the data transferred from the transfer device to the pseudo input/output device is transferred from the data prepared in the storage device to the pseudo input/output device via the transfer device, and it is determined whether or not 19 is present in the pseudo input/output device. Ru. The function of the transfer device is tested based on the result of the above operation, but it is a simple one with a fixed data pattern to transfer, and the pseudo input/output device has a function to check the data transferred from the transfer device. However, the pseudo input/output device is complicated and uneconomical, and the transfer device has insufficient functional testing.
（ｒ−） を明の臼Ｉ！に＋
本発明の目的は上ｈＣ欠点を除くため、擬似入出力装置
に対し、接続コマンドを用いて２つの擬似入出力装置を
論理的に接続し、データ転送を行なえるようにし、記憶
装置より第１の転送装置を経て第１の擬似入出力装置に
データを転送し、第１の擬似入出力装置より第２の擬似
入出力装置を経て第２の転送装置を経内し、該記憶装置
に該データを転送することにより、該記憶装置内にてデ
ータの照合をすれは良い様にして、データパターンも任
意に選択することを可能とした耐１ｌＪ１．機システム
の試験方式を提供することにある。(r-) Ming mortar I! An object of the present invention is to eliminate the above hC drawback by logically connecting two pseudo input/output devices using a connection command to enable data transfer. The data is transferred to the first pseudo input/output device via the first transfer device, the data is transferred from the first pseudo input/output device to the second transfer device via the second pseudo input/output device, and the data is transferred to the storage device. By transferring the data to the storage device, the data can be collated easily in the storage device, and the data pattern can be arbitrarily selected. The objective is to provide a test method for machine systems.
（ｄ） 発明の構成
本発明の構成は入出力インタフェースを有する擬似入出
力装置を用いた計′１４．機システムの試験に於て、擬
似入出力装置相互を接続する手段を設け、記憶装置゛よ
り続出したデータを第１の転送装置を経て第１の擬似入
出力装置に転送し、該転送データを＃！２の擬似入出力
装置を経出し第２の転送装置を紅で記憶装置に畳込むこ
とにより転送装置の機能試験を可能としたものである。(d) Structure of the Invention The structure of the present invention uses a pseudo input/output device having an input/output interface. In testing the machine system, a means is provided to connect the pseudo input/output devices to each other, and data successively received from the storage device is transferred to the first pseudo input/output device via the first transfer device, and the transferred data is transferred to the first pseudo input/output device via the first transfer device. #! By passing through the second pseudo input/output device and folding the second transfer device into the storage device, it is possible to test the function of the transfer device.
（ｅ） 発明の実施例
本発明は計（転）機システムを）Ｉ１４成する記憶装置
内の任意のデータを用いて転送装置の転送試験を行なえ
る様にしたものである。(e) Embodiments of the Invention The present invention enables a transfer test of a transfer device to be performed using arbitrary data in a storage device that constitutes a transfer system.
第１図は本発明の一夾旅例を説明するブロック図である
。中央処理装置１は転送装置３及び４を制御して、擬似
入出力装置５及び６を夫々制御し、接続コマンドにより
擬似入出力装置５と６の間を論理的に接続する。次に記
憶装置２のＡ部にあるデータを読出させ転送装＃３を経
て擬似入出力装置５に転送する。次に擬似入出力装置５
に送出されたデータを擬似入出力装置６に送り、転送装
置４を経てＨ［１憶装置１ｌｔ２のＢ部に格納きせる。FIG. 1 is a block diagram illustrating one example of the present invention. The central processing unit 1 controls the transfer devices 3 and 4, controls the pseudo input/output devices 5 and 6, respectively, and logically connects the pseudo input/output devices 5 and 6 using a connection command. Next, the data in section A of the storage device 2 is read out and transferred to the pseudo input/output device 5 via transfer device #3. Next, pseudo input/output device 5
The data sent to is sent to the pseudo input/output device 6, passed through the transfer device 4, and stored in the B part of the H[1 storage device 1lt2.
記憶装置２内のＢ部に格納されたデータとＡ音１コのデ
ータとを照合することにより転送装置、３及び４０機能
を試験する。中央処理装置１の試験用プログラムにより
上記と逆方向にデータを転送して試験することも可能で
あることは勿論であｐ１従米方式と同様の記憶装置２と
転送装置３及び擬似入出力装置５との間のみ、又は記憶
装置２と転送装置４及３−
び＆但入出力装置６との胸のみのデータ転送を行なって
試験することも可能である。The functions of transfer devices 3 and 40 are tested by comparing the data stored in section B in storage device 2 with the data of one sound A. It goes without saying that it is also possible to test by transferring data in the opposite direction to the above using the test program of the central processing unit 1. It is also possible to perform the test by transferring data only between the storage device 2 and the transfer devices 4 and 3, and the input/output device 6.
第２図は擬似入出力装置５と６の間を接続するインタフ
ェース部を説明する回路図である。第３図は第２図の動
作例を説明する図である。端子Ａより前記の如く中央処
理装置１より転送装置４を経て擬似入出力装置６に接続
指令が来ると、ドライバｌＯを紅てＣ０ＮＩを通し擬似
入出力ｉ＆龜５のレシーバ１１′に接続信号を送る。該
接続信号によ、９ＯＲ回路１２′はオンとなる０擬但入
出力装置５に接続指令が米た場合は端子Ａ′より接続信
号が入りドライバ１０′を経てＣＯＮ２を通し、レシー
バ１１を経てＯＲ回路１２をオンとする。端子Ｂに胱出
し命令が与えられるとＡＮＤ回路１３はオンとなりレジ
−／＜１５．１７．１９を稼動状態とする０又ドライバ
２１も律動状態とする。一方端子Ｃ′に誓込み命令が与
えられＡＮＤ（ロ）路１４′がオンとなシ、ドライバ１
６’、１８’、２０’を稼動状態とする０又レシーバ２
２′も稼動状態とする。端子ｒよりサービスイン信号が
入ｖ１ ドライバ２０′を経てＳＩＮを４−
通り、レシーバ１９に送出され、端子Ｅより、記憶装置
２のＡ部のデータが送出されることを通知する。続けて
端子Ｄ′よりデータがドライバ１６／。FIG. 2 is a circuit diagram illustrating an interface unit connecting the pseudo input/output devices 5 and 6. FIG. FIG. 3 is a diagram illustrating an example of the operation shown in FIG. 2. When a connection command comes from the terminal A from the central processing unit 1 to the pseudo input/output device 6 via the transfer device 4 as described above, the driver IO is turned on and a connection signal is sent to the receiver 11' of the pseudo input/output i & head 5 through C0NI. send. The connection signal turns on the 9OR circuit 12'. However, when a connection command is sent to the input/output device 5, a connection signal is input from terminal A', passes through driver 10', CON2, and receiver 11. The OR circuit 12 is turned on. When a command to take out the bladder is given to the terminal B, the AND circuit 13 is turned on, and the driver 21 is also put into the rhythm state, which puts the register/<15.17.19 into the operating state. On the other hand, a pledge command is given to terminal C', and AND (b) circuit 14' is turned on.
0 or receiver 2 with 6', 18', and 20' in operation
2' is also in operation. A service-in signal is input from terminal r, passes through driver 20', SIN 4-, and is sent to receiver 19, and terminal E notifies that data in section A of storage device 2 will be sent. Subsequently, data is transmitted from the terminal D' to the driver 16/.
１８／を経てＤｏ＝Ｄｎを通り、レシーバ１５．１７に
送出され、端子りより転送装置４に送られる。該データ
の受信が完了すると端子Ｇにサービスアウト信号が入り
、ドライバ２１を経て５ＯＵＴを通りレシーバ２２′に
送出される。端子Ｈ′を経てサービスアウト信号により
データ受領が報告されると、上記同様に又サービスイン
信号と共にデータが送られる。以上の繰り返しが第３図
に示す如〈実施され、データ転送完了迄継続する。記憶
装置２のＢ部のデータをＡ部に転送する場合、上記同様
であり説明を省略する。18/, Do=Dn, and is sent to the receiver 15.17, and then sent to the transfer device 4 via the terminal. When the reception of the data is completed, a service out signal is input to the terminal G, and is sent to the receiver 22' via the driver 21 and 5OUT. When data reception is reported by a service-out signal via terminal H', the data is sent together with a service-in signal in the same manner as described above. The above steps are repeated as shown in FIG. 3, and continue until the data transfer is completed. When transferring the data in section B of the storage device 2 to section A, the process is the same as above and the explanation will be omitted.
第４図は本発明の他の実施例を説明するブロック図であ
る。本実施例は計′Ｊ４−機システムが２システムで構
成された場合を示す。中央処理装置１は転送装置３を制
御し、接続コマンドにより擬似入出力装置５と６とを論
理的に接続する。次に記憶装置２より任意のデータを続
出させ、転送装置３より擬似入出力装置５に転送し、擬
似入出力装置６に該データを送出する。中央処理装置Ｊ
′は転送装置４を制御し、擬似入出力装置６に入ったデ
ータを記憶装置２′に曹込壕せる０次に記Ｏ＠装［２’
より該１込まれたデータを読出させ、転送＆置４を経て
擬似入出力装置６に転送し、擬似入出力装置５に送出す
る。中央処理装置１は枳似入出装誼５に入った該データ
を転送！４！：ｌ＆３を経てｈ［、憶装簾２に誉込ませ
、先に送出したデータと照合する。上記と逆の動作を行
なうことも可能であることは勿論である。FIG. 4 is a block diagram illustrating another embodiment of the present invention. This embodiment shows a case where the total J4-machine system is composed of two systems. The central processing unit 1 controls the transfer device 3 and logically connects the pseudo input/output devices 5 and 6 using a connection command. Next, arbitrary data is sequentially outputted from the storage device 2, transferred from the transfer device 3 to the pseudo input/output device 5, and then sent to the pseudo input/output device 6. Central processing unit J
' controls the transfer device 4 and transfers the data that has entered the pseudo input/output device 6 to the storage device 2'.
The loaded data is read out, transferred to the pseudo input/output device 6 via the transfer & storage 4, and sent to the pseudo input/output device 5. The central processing unit 1 transfers the data that has entered the input/output device 5! 4! : After passing through l&3, h[ is applied to the memory screen 2, and compared with the data sent earlier. Of course, it is also possible to perform the operation opposite to the above.
＜ｆ） 発明の効果
以上説明した如く本発明は計算機システムを構成する記
憔装置内にある任意のデータパターンを置に曹込むこと
により、該任意のデータパターンを照合することか可能
であり、その照合語法により転送装置の機能を試験し得
るため、実際の入出力装置を接続して試駆したと同様で
あｐｌその効果は大なるものがある。<f) Effects of the Invention As explained above, the present invention makes it possible to collate any data pattern by inserting it into a storage device that constitutes a computer system. Since the function of the transfer device can be tested using the collation method, it is similar to connecting and testing an actual input/output device, and the effect is great.
４ 図面の怖牟な６明
第１図はネジ６明の一笑流世ｊを説明するブロック図、
第２図は本発明のインタフェース部の一例を説明する回
路図、第３図は第２図の動作０例を説明する図、第４図
は本発すＪの他の笑九例を説明するフロック図である。4. The first drawing is a block diagram that explains Neji 6 Ming's Ikshōryu world.
FIG. 2 is a circuit diagram explaining an example of the interface section of the present invention, FIG. 3 is a diagram explaining an example of the operation shown in FIG. 2, and FIG. It is a diagram.
１ 、１’は中央処旭二装置、２，２′はｉ己憶装鮒、
３，４は転送装置、５，６け擬似入出力装ｂ７、ｉｏ、
１０’。1, 1' are the central Asahi 2 equipment, 2, 2' are the i-memorized crucian carp,
3 and 4 are transfer devices, 5 and 6 pseudo input/output devices b7, io,
10'.
１６．１６’、１８．１８’、２０．２０’、２１．２
１’はドライバ、１１．１１’、１５．１５’、１７．
１７’、１９．１９’、２２．２２’はレシーバ、１２
．１２’はＯＲ回路、１３１１３’ｊ１４１１４’はＡ
ＮＤ回路であるＣ２16.16', 18.18', 20.20', 21.2
1' is a driver, 11.11', 15.15', 17.
17', 19.19', 22.22' are receivers, 12
．． 12' is an OR circuit, 13113'j14114' is A
C2 which is an ND circuit
Claims (1)
計算機システムの試験に於て、擬似入出力装置相互を接
続する手段を設け、記憶装置より続出したデータを第１
の転送装を會経て第１の擬似入出力装置に転送し、該転
送データを第２の擬似入出力装ｋを経由し第２の転送装
置ｉｉを経て記憶装置に畳込むことにより転送装置の機
能試験を可能とした事を特徴とする計３１＋１．後シス
テムの試験方式０When testing a computer system using a pseudo input/output device having an input/output interface, a means for connecting the pseudo input/output devices to each other is provided, and data successively received from the storage device is
transfer device to the first pseudo input/output device, and the transferred data is passed through the second pseudo input/output device k, passed through the second transfer device ii, and is folded into the storage device. A total of 31+1. Rear system test method 0
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220673A JPS59111546A (en) | 1982-12-16 | 1982-12-16 | Test system of computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220673A JPS59111546A (en) | 1982-12-16 | 1982-12-16 | Test system of computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59111546A true JPS59111546A (en) | 1984-06-27 |
Family
ID=16754663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57220673A Pending JPS59111546A (en) | 1982-12-16 | 1982-12-16 | Test system of computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111546A (en) |
-
1982
- 1982-12-16 JP JP57220673A patent/JPS59111546A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0690682B2 (en) | Fault processing method of multiprocessor system | |
| JPS59111546A (en) | Test system of computer system | |
| JP2710777B2 (en) | Test circuit for intermediate control unit | |
| JP2776679B2 (en) | Information processing system | |
| JPH0444136A (en) | Memory access controller | |
| JPS6055457A (en) | Channel adapter diagnostic system | |
| JP2851496B2 (en) | Semiconductor test equipment | |
| JPS6019271A (en) | Data channel device | |
| JPS6123263A (en) | Test system | |
| US20040078712A1 (en) | Method and apparatus for stressing data paths | |
| JPH08249210A (en) | Test data preservation device, automatic test data input device and function testing device | |
| JPH04153755A (en) | Storage | |
| JP2544416B2 (en) | Test data generation processing method | |
| JPH01187660A (en) | Interface diagnosing system for peripheral equipment | |
| JPH03262044A (en) | Signal group control circuit | |
| JPS59119940A (en) | Spare collation system | |
| JPS629935B2 (en) | ||
| JPH076131A (en) | Method for directly transferring data between plural storage devices and equipment therefor | |
| JPS58178428A (en) | Data processor | |
| JPS6123250A (en) | Test system | |
| JPH04227131A (en) | Transmission/reception test circuit | |
| JPS62191953A (en) | Diagnosing system for dma controller | |
| JPS58121200A (en) | Data buffer diagnosing system | |
| JPS6222152A (en) | Hardware simulation device | |
| JP2001067241A (en) | Test system for information processor |