JPS59110110A - 半導体ウエハの製造方法 - Google Patents

半導体ウエハの製造方法

Info

Publication number
JPS59110110A
JPS59110110A JP21933382A JP21933382A JPS59110110A JP S59110110 A JPS59110110 A JP S59110110A JP 21933382 A JP21933382 A JP 21933382A JP 21933382 A JP21933382 A JP 21933382A JP S59110110 A JPS59110110 A JP S59110110A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
etching
semiconductor
warpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21933382A
Other languages
English (en)
Inventor
Yasuo Iizuka
飯塚 康雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21933382A priority Critical patent/JPS59110110A/ja
Publication of JPS59110110A publication Critical patent/JPS59110110A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は半導体ウェハの製造方法に関し、特に反りの
少ない半導体ウェハを次工程に供給することのできる半
導体ウェハの製造方法に関するものである。
[発明の技術的青貝] 半導体装置の製造加工はよく知られているように、半導
体ウェハに対して行われ、また、高度の精密さを必要と
するので、被加工物たる半導体ウェハには反りや歪みが
できるかぎり少ないことが要求される。 しかしながら
、従来の半導体つエバの製造工程には以下に記載するよ
うに、反りや歪みの発生する要因が存在するため、ウェ
ハ加工中に割れたり、変形したりすることがあり、その
結果、ウェハ歩留りを現在以上に高くすることができな
かった。
[荷置技術の問題点コ 従来、半導体ウェハの製造工程においては、半導体イン
ゴットをスライスしてウェハを作り、次いでこのウェハ
の裏面をラッピングした後、面取り等の次段加工工程に
供している。 このようなウェハプロセスにおいて、ラ
ッピングは前段のスライシング工程でウェハに生じた傷
を除去するとともに後の各種加工工程のためにウェハ裏
面を平坦にする目的で行われるのであるが、ラッピング
中にウェハが砥粒との摩擦により発熱するため、ラッピ
ング終了後のウェハには反りが生じることが多く、また
、ウェハ裏面には砥粒との摩擦による薄い結晶破砕層が
生じているので、次段の面取り加工や後のデバイス加工
工程に供給されるウェハの状態は必ずしもよいとは言え
ぬものがあった。
従って、ウェハに反りがある場合には次段のブレード工
程(面取り等の加工工程〉においてウェハがブレートに
よってウェハチャックに押しつけられたときにウェハが
割れてしまったり、また、ウェハがブレードによってウ
ェハチャックに押しつけられたときに結晶破砕層から亀
裂が入る等の事故を生じやすかった。
[発明の目的コ この発明の目的は、従来の半導体ウェハ製造工程におり
る前記のごとき問題点を解消し、ウェハ割れや亀裂の発
生を防止しろる、改良された半導体ウェハ製造方法を提
供することである。
[発明の概要] この発明による方法は、特許請求の範囲に記載したよう
に、ウェハ裏面のラッピング後に該裏面を所定厚さだけ
エツチングによって除去することを特徴とするものであ
る。 エツチング方法としてはドライエツチング法が望
ましく、プラズマエツチング、反応性イオンエツチング
等のエツチング法を適用できる。 エツチングによって
除去する層厚は結晶破砕層の数%でよく、これによりウ
ェハの反りを著しく減少させることができる。
[発明の実施例コ 半導体インゴットからスライシングした厚さ550μm
の多数のウェハをラッピングしてその裏面を260μm
削除し、厚さ290μmにした。 ラッピング前の各ウ
ェハの反り量は最大20μIllであり、ラッピング終
了時点でのウェハの・平均最大反り量は200μmであ
った。 また、ラッピング後に該ウェハの裏面に生じた
結晶破砕層の厚さは30μm〜50μmであった。
コ(1)試料の裏面に対してCF4を100cc/ m
in 。
02を40cc/minの条件でプラズマエツチング(
CDE−Vl型機、出力460W)を行って結晶破砕層
を1μm除去した後、各試料の反りを測定したところ、
最大反り量は10μm以下となっていることがわかった
[発明の効果] 前記実施例の結果から、本発明によればウェハの割れや
亀裂の発生を防止しうる改良された半導体ウェハの製造
方法がjqられることが明らかになった。 因みに半導
体ウェハに亀裂や割れが発生するのはウェハの反り戟が
最低50μm以上の場合であり、本発明方法により得ら
れたウェハの反りは最大でも10μm以下であるため、
本発明方法によればウェハに割れや亀裂を発生させる恐
れが完全に解消された。 従って、本発明方法によれば
ウェハ歩留りを著しく向上させることができ、半導体装
置の製造コストの低下に寄与することができる。
特許出願人 東京芝浦電気株式会社

Claims (1)

    【特許請求の範囲】
  1. 1 半導体ウェハの裏面をラッピングした後、該裏面を
    所定厚さだけエツチングによって除去することを特徴と
    する半導体ウェハの製造方法。
JP21933382A 1982-12-16 1982-12-16 半導体ウエハの製造方法 Pending JPS59110110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21933382A JPS59110110A (ja) 1982-12-16 1982-12-16 半導体ウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21933382A JPS59110110A (ja) 1982-12-16 1982-12-16 半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
JPS59110110A true JPS59110110A (ja) 1984-06-26

Family

ID=16733816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21933382A Pending JPS59110110A (ja) 1982-12-16 1982-12-16 半導体ウエハの製造方法

Country Status (1)

Country Link
JP (1) JPS59110110A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037994A (ja) * 2015-08-11 2017-02-16 有限会社サクセス 表面変質層深さ測定方法、半導体ウエハ研削方法、及び、半導体ウエハ製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037994A (ja) * 2015-08-11 2017-02-16 有限会社サクセス 表面変質層深さ測定方法、半導体ウエハ研削方法、及び、半導体ウエハ製造方法

Similar Documents

Publication Publication Date Title
TW439138B (en) Method of manufacturing semiconductor monocrystalline mirror-surface wafers which includes a gas phase etching process, and semiconductor monocrystalline mirror-surface wafers manufactured by the method
JP3247301B2 (ja) 再生半導体ウェハとその再生方法
JPS6141133B2 (ja)
US4390392A (en) Method for removal of minute physical damage to silicon wafers by employing laser annealing
US5756399A (en) Process for making semiconductor wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JPH06104229A (ja) ウェーハの製造方法
JP2007053178A (ja) シリコンウェーハの製造方法
JP5780234B2 (ja) Soiウェーハの製造方法
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP3620683B2 (ja) 半導体ウエーハの製造方法
JP2006186174A (ja) シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP2001358107A (ja) 再生ウェーハから半導体ウェーハへの変換法
JPH11171693A (ja) シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液
JP2003163335A (ja) 貼り合わせウェーハの製造方法
TW200945431A (en) Wafer processing method and wafer processing apparatus
JP3787485B2 (ja) 薄板の加工方法
TW201940759A (zh) 矽晶圓的製造方法
JPS59110110A (ja) 半導体ウエハの製造方法
JPH11126771A (ja) 半導体ウエーハのエッチング方法およびこの工程を有する半導体ウエーハの製造方法
CN106711018B (zh) 半导体晶圆表面加工方法
JPS62132324A (ja) ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具
KR101086966B1 (ko) 반도체 웨이퍼 연마방법
JP2003179022A (ja) 半導体ウェハ反り量の低減方法
JPH10244449A (ja) GaAsウェハの加工方法