JPS59109948A - Information processing device - Google Patents

Information processing device

Info

Publication number
JPS59109948A
JPS59109948A JP21960682A JP21960682A JPS59109948A JP S59109948 A JPS59109948 A JP S59109948A JP 21960682 A JP21960682 A JP 21960682A JP 21960682 A JP21960682 A JP 21960682A JP S59109948 A JPS59109948 A JP S59109948A
Authority
JP
Japan
Prior art keywords
switch
ipl
flag
power
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21960682A
Other languages
Japanese (ja)
Inventor
Tarou Goshiyou
後荘 太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21960682A priority Critical patent/JPS59109948A/en
Publication of JPS59109948A publication Critical patent/JPS59109948A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To avoid a system halt caused on purpose or due to a misoperation by constituting so that a power source on/off switch of a computer body and an IPL switch are controlled by an operating system. CONSTITUTION:When a power source on/off switch 2 is depressed in the off- direction, a power-off signal is generated to a computer body 1, a state of the computer body 1 is safe-stored, and an interruption is inhibited. Subsequently, the contents of a system control status register 11 are retrieved, and a P flag is checked. When the P flag is on, a request of power-off is disregarded. When the P flag is off, the power-off is executed. Subsequently, when an IPL switch 3 is depressed, an IPL signal is outputted, a state of the computer body 1 is safe-stored, and an interruption is inhibited. Next, the contents of the register 11 are retrieved, and an IPL flag is checked. When the IPL flag is on, an IPL request is disregarded, and when the IPL flag is off, a start of input/output is executed.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は電源0.N10FFスイツチもしくはIPLス
イッチをシステムと連動させた情報処理装Mに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention provides a power supply with a power supply of 0. The present invention relates to an information processing device M in which an N10FF switch or an IPL switch is linked to a system.

〔発明の技術的荷置とその問題点〕[Technical status of the invention and its problems]

通常、情報処理装置においては、電源0N10FF  
スイッチ及び初期状態が設定されるIPLスイッチが本
体(sep)に用意され、sepの電源をONし、IP
Lスイッチを押下することによりシステムを稼動してい
る。
Usually, in an information processing device, the power supply is 0N10FF.
A switch and an IPL switch for setting the initial state are provided on the main body (SEP), and when the SEP is turned on, the IP
The system is activated by pressing the L switch.

しかしながら、これらスイッチとシステムを管理してい
るオペレーティングシステムとは宕〈無閲係に設計され
ているため、故意或いは誤ってこれらスイッチが押下さ
れるとシステムは強制的に中断され、業務が停止してし
まう。
However, the operating system that manages these switches and the system is designed to be intrusive, so if these switches are pressed intentionally or accidentally, the system will be forcibly interrupted and business will stop. I end up.

時に分散処理や無人化運転(自動運転)を志向するシス
テムにおいては、システムコンソールやマスクオペレー
タを設置あるいは配置する必要がない。従って最近故意
に計算機システムを中断させられる事故が多発している
In systems that sometimes aim for distributed processing or unmanned operation (automated operation), there is no need to install or arrange a system console or a mask operator. Therefore, recently there have been many accidents in which computer systems are intentionally interrupted.

利用者の組織運営上の問題及びマシン管理の観点からし
て、これらスイッチの運用をシステムに組込む必要があ
る。
From the viewpoint of user organization management and machine management, it is necessary to incorporate the operation of these switches into the system.

〔発明の目的〕[Purpose of the invention]

本発明は上記要望に鑑みてなされたものであり、計算機
本体の電源ON’10FFスイッチ、及びIPLスイッ
チをオペレーテイングンステムが制御できる構成とする
ことによシ、オペレーティングシステム動作中、これら
のスイッチをソフトウェアにより制御し、故意あるいは
誤操作による/ステム中断を回避した情報処理装置を提
・匹することを目的とする。
The present invention has been made in view of the above-mentioned needs, and by configuring the computer main unit's power ON'10FF switch and IPL switch to be controlled by the operating system, these switches can be controlled while the operating system is running. The purpose of this invention is to provide an information processing device that is controlled by software and avoids stem interruptions caused by intentional or erroneous operations.

〔発明の概要〕[Summary of the invention]

本発明は電?1ON10FF スイッチ及びIPLスイ
ッチの発呼信号を計算機システム(ハードウェア/ソフ
トウェア)と運動させ、システムコントロールスティタ
スレジスタの内容にょシ、スイッチの内容に基づいた処
理をさせるか、或いは無視して処理を再開させる構成と
しだものである。このため、上記スイッチの発呼信号を
受信することにより、割込みとしてCPUへ伝達する回
路と、特権命令(SET SCPレジスタ命令)により
セット/リセットされるフラグを含むシステムコントロ
ールスティタスレジスタとを装置に組込む必要がある。
Is this invention electric? 1ON10FF Communicate the call signals of the switch and IPL switch with the computer system (hardware/software) to perform processing based on the contents of the system control status register and the contents of the switch, or ignore it and restart the processing. The structure is unique. Therefore, a circuit that receives the call signal from the switch and transmits it to the CPU as an interrupt, and a system control status register that includes a flag that is set/reset by a privileged command (SET SCP register command) are built into the device. There is a need.

このことにより、分数処理を志向したシステムや′1i
l(入信システムとして好適々情報処理装置を提供でき
る。
This allows systems oriented towards fraction processing and '1i
l (An information processing device can be suitably provided as an incoming system.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を使用して本発明に関し詳述する。 Hereinafter, the present invention will be explained in detail using the drawings.

図は本発明装置の実施例を概念的に示すブロック図であ
る。図において、Lは計算機本体(SCP)である。5
CP7は図示され々い王メモリ(で収納されたプログラ
ムに従かい顔算制御或いは装置内の種々のコントロール
を行なう。ブロック内に示されたフローチャート(12
; 電源制御ルーチン、13;IPL制御ルーチン)は
本発明と関係する制御部分のみを抽出して示しである、
2は市、源0N10FF スイッチ、 3はI P L
スイッチであって5CP7前面の操作パネル上に組込ま
れているものとする。(コンソールユニットトシて図示
すれ々いシステムバスを介して接続されてあっても構わ
ない)上記工PLスイッチ3はフロッピーディスク4か
ら媒体上のプログラムを読込みIPLルーチンに制御を
スイッチを渡すスイッチである。尚、5は電源制御装置
である。
The figure is a block diagram conceptually showing an embodiment of the device of the present invention. In the figure, L is the computer main body (SCP). 5
The CP7 performs face calculation control or various controls within the device according to the program stored in the main memory (not shown).The flowchart (12) shown in the block
Power supply control routine (13; IPL control routine) shows only the control portions related to the present invention.
2 is city, source 0N10FF switch, 3 is IPL
It is assumed that the switch is installed on the operation panel on the front of the 5CP7. (The console unit may be connected via the system bus shown in the figure.) The above-mentioned PL switch 3 is a switch that reads the program on the medium from the floppy disk 4 and passes control to the IPL routine. . Note that 5 is a power supply control device.

5CP7にはシステムコクトロールスティタスレジスタ
11が内蔵され、このシステムコントロールスティタス
レジスタ11には少くとも・ 次に示す2つのフラグが
割りつけられる。1つはPフラグであり、このフラグが
セットされたとき、電/I!iON/○F’Fスイッチ
2を介してパワーOFF信号が受付けられると、その信
号は無視される。このPフラグがリセットされていると
きには従来通り電飾制御装置5に対しパワーOFF信号
が送出される。残りの1つはIPLフラグである。この
フラグがセットされたとき、IPLスイッチ3を介して
IPL信号が受付けられると、その信号は無視される。
The 5CP7 has a built-in system control status register 11, and at least the following two flags are assigned to this system control status register 11. One is the P flag, and when this flag is set, the electric/I! When a power OFF signal is accepted via the iON/○F'F switch 2, the signal is ignored. When this P flag is reset, a power OFF signal is sent to the illumination control device 5 as before. The remaining one is the IPL flag. When this flag is set and an IPL signal is accepted via the IPL switch 3, that signal is ignored.

この信号がリセットされているときには従来通りIPL
動作が行なわれる。
When this signal is reset, IPL continues as before.
An action is taken.

尚、電Y19ONの時の初期状態において、−F紀両グ
ラフはリセットされている。父、システムコントロール
スティタスレジスタ11へのフラグセット/リセットは
特権命令(J−、I下、5ETSCP命令という)によ
り行々わルる。このシステムコクトロールスティタスレ
ジスタ11はソフトウェアによりコントロールされる。
In addition, in the initial state when the power Y19 is ON, the -F periodic graph is reset. Flag setting/resetting to the system control status register 11 is performed by a privileged instruction (J-, I, 5ETSCP instruction). This system control status register 11 is controlled by software.

以下、本発明の動作につき詳述する。フす、システムコ
ントロールスティタスレジスタ11へのフラグセット/
リセットの動作1説明から行々う。この場合、SET 
 SCPレジスタ命令を狩権命令として用意する。この
命令が発せらレルトオペランドデータの内容がシステム
コントロールスティタスレジスタ11へ設定される。
The operation of the present invention will be explained in detail below. Flag set to system control status register 11/
Let's start with the explanation of reset operation 1. In this case, SET
Prepare an SCP register instruction as a hunting right instruction. When this command is issued, the contents of the relative operand data are set in the system control status register 11.

この命令により、PフラグあるいはIPLフラグのセッ
ト/リセットが行なわれる。
This instruction sets/resets the P flag or IPL flag.

いま、電源○N10 F Fスイッチ2がOFFを示す
方向に押下されると5cpzに対しパワーOFF信号が
出力され、コントロールはsCPL(て移る。5CPZ
はコントロールを受けると、5CPLの状態をセーフス
トアし、割込みを全て′膝上する。−二いてンステムコ
ントロールヌテイタスレジスタ1)の内容を検索しPフ
ラグをチェックする。ここでPフラグがONの時、−ヒ
計)パワーQ F Fの要求をjili視し、セーフス
トアした内容を戻し、割込みを解除しつつ割込まれたア
ドレスにコントロールを移す。PフラグがOFFのとき
はパワーOFFの要求を電源制御製餅5へ曲知し、パワ
ーOFFを実行する。
Now, when the power supply ○N10 FF switch 2 is pressed in the direction indicating OFF, a power OFF signal is output to 5cpz, and the control shifts to sCPL (5CPZ).
When it receives control, it safely stores the state of 5CPL and ignores all interrupts. - Search the contents of the second system control register 1) and check the P flag. Here, when the P flag is ON, the request for power QFF is ignored, the safe stored contents are returned, and the interrupt is canceled while control is transferred to the interrupted address. When the P flag is OFF, a request to turn off the power is sent to the power supply control mochi making 5, and the power is turned off.

次GでI P Lスイッチ3が押下されたものとする。It is assumed that the IP L switch 3 is pressed at the next G.

IPLスイッチ3が押下されると5CP7に対し、IP
Lイd号が出力され、コントロールは5CPIに移る。
When the IPL switch 3 is pressed, the IP
The LID number is output and the control shifts to 5CPI.

5CPZはコントロールを受けると5CP7の状態をセ
ーフストアし割込みを全て禁市する。続いて、システム
コン)l−J−ルスティタスレジスタIノの内容を検索
し、IPLフラグをチェックする。ここでIPLフラグ
がONの時、IPLの要求を無視し、セーフストアした
内容を戻し割込みを解除しつつ割込1れたアドレスにコ
ントロール移す。IPLフラグがOFFのとき、選択さ
れた入出力デバイスのメールボックスを用意し、入出力
の起dj力を行なう。
When 5CPZ receives control, it safely stores the state of 5CP7 and prohibits all interrupts. Next, the system controller searches the contents of the register I and checks the IPL flag. Here, when the IPL flag is ON, the IPL request is ignored, the safe-stored contents are returned, the interrupt is canceled, and control is transferred to the address where the interrupt occurred. When the IPL flag is OFF, a mailbox for the selected input/output device is prepared and input/output dj is performed.

〔発明の効果〕〔Effect of the invention〕

分散処理を志向したシステムや自動運転制御機構を具備
した無人化システムではσL用計算機に見られる様なシ
ステムコントロールや専用マシンオペレータが不要とな
っているため、第3者により故意にシステムを中断させ
る事故が頻発している。今後の計算機システムでは一般
利用者が増加し、マシンの管理、連用を考慮したとき本
発明による実現されるシステムセキュリティは必須であ
り、今後とも重要性が高1っていくはずである。本発明
により上記事故はなくカリ、分散処理システムや無人化
システムとして好適な情報処理装置を提供できる。
Systems oriented toward distributed processing and unmanned systems equipped with automatic operation control mechanisms do not require system controls or dedicated machine operators like those found in σL calculators, so it is not possible for a third party to intentionally interrupt the system. Accidents are occurring frequently. In future computer systems, the number of general users will increase, and when considering the management and continuous use of machines, system security realized by the present invention will be essential, and will continue to become more important. According to the present invention, an information processing device that is free from the above-mentioned accidents and is suitable as a distributed processing system or an unmanned system can be provided.

尚、本発明は自動運転制御装置の電源0N10FFIC
も1商用可能である。’1nfON10FF スイッチ
と自動運転制御装置のファームウェア間で同−制@が可
能となる。
In addition, the present invention applies to a power supply 0N10FFIC of an automatic driving control device.
It is also commercially available. '1nfON10FF The same control is possible between the switch and the firmware of the automatic driving control device.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明冨11例を概念的に示すブロック図である。 L・・・計算機71:体(scp)、2・・・電源0N
10FFスイツチ、3・・IPLスイッチ、4・・・フ
ロッピーディスク、5・・・電源制動装置、11・・・
システムフントロールスティタスレジスタ、12・・・
電源1仰ルーチン、13・・・IPL制御ルーチン。 出!1人代理人  弁理士 鈴 江 武 彦POWER
IpL
The figure is a block diagram conceptually showing 11 examples of the present invention. L... Computer 71: Body (scp), 2... Power supply 0N
10FF switch, 3...IPL switch, 4...floppy disk, 5...power brake device, 11...
System control status register, 12...
Power source 1 routine, 13...IPL control routine. Out! Single agent patent attorney Takehiko SuzuePOWER
IpL

Claims (1)

【特許請求の範囲】[Claims] #罹命令によりセット/リセットされるフラグをきみ、
CPUの動作状態を保持するシステムコントロールステ
ィタスレジスタと電源0N10FF  スイッチもしく
はIPLスイッチによる発呼信号をシステムと運動させ
上記システムコントロールスティタスレジスタの内容に
より上記スイッチによる要求を処理する処理装置とを有
し、該処理装置は上記スイッチによる発呼信号を受信す
ることにより現状態をセーブし、上記フラグを参照し内
容によっては上記スイッチによる要求を無視し、上記セ
ーブした内容に基づいて処理を再開するか、もしくは上
記スイッチによる要求を処理することを特徴とする情報
処理装置。
# Read the flags set/reset by the moratorium command,
It has a system control status register that maintains the operating state of the CPU, and a processing device that processes a request from the switch according to the contents of the system control status register by transmitting a call signal from a power supply 0N10FF switch or an IPL switch to the system. The processing device saves the current state by receiving the call signal from the switch, refers to the flag, ignores the request from the switch depending on the content, and resumes processing based on the saved content, or An information processing device that processes requests made by the switch.
JP21960682A 1982-12-15 1982-12-15 Information processing device Pending JPS59109948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21960682A JPS59109948A (en) 1982-12-15 1982-12-15 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21960682A JPS59109948A (en) 1982-12-15 1982-12-15 Information processing device

Publications (1)

Publication Number Publication Date
JPS59109948A true JPS59109948A (en) 1984-06-25

Family

ID=16738160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21960682A Pending JPS59109948A (en) 1982-12-15 1982-12-15 Information processing device

Country Status (1)

Country Link
JP (1) JPS59109948A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61249144A (en) * 1985-04-26 1986-11-06 Nec Corp Information processor
EP0220464A2 (en) * 1985-10-23 1987-05-06 Mitsubishi Denki Kabushiki Kaisha Program loading method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61249144A (en) * 1985-04-26 1986-11-06 Nec Corp Information processor
EP0220464A2 (en) * 1985-10-23 1987-05-06 Mitsubishi Denki Kabushiki Kaisha Program loading method
EP0220464A3 (en) * 1985-10-23 1989-01-11 Mitsubishi Denki Kabushiki Kaisha Program loading method

Similar Documents

Publication Publication Date Title
EP0230353A2 (en) Coprocessor management in a virtual memory virtual machine data processing system
US7523229B2 (en) Memory protection during direct memory access
KR960015311A (en) Data processing system and data processing method
JPH06214762A (en) Hot-plug support for computer input device
JPS59109948A (en) Information processing device
JP3074770B2 (en) Information processing device
KR890002764A (en) Device and method for controlling asynchronous program interrupt event in data processing system
JPH10207586A (en) Power-off control system for computer
JP3018336B2 (en) Information processing device
JPH07175665A (en) Input/output interruption control circuit
JP2975094B2 (en) Control device for I / O device
JPH05120247A (en) Console switching control system in computer complex system
JP2517563B2 (en) Data processing device
JP2568535B2 (en) Microprocessor control circuit
JP2591208B2 (en) IC card system
JPH09223099A (en) Computer
JPH03206541A (en) Input switching method for terminal equipment
JPH06202901A (en) Rom emulation system debugger and rom emulation method
JPH02205933A (en) Data processing system
JPH0229842A (en) Input/output interruption control system
JPS6043951A (en) Informing method of changeover to spare set
JPH02151937A (en) Service processor damage processing system
JPS5850381B2 (en) Step control method
JPS58149525A (en) Automatic power supply controller
JPH03204064A (en) Information processor