JPS59102289A - Envelope controlling circuit - Google Patents

Envelope controlling circuit

Info

Publication number
JPS59102289A
JPS59102289A JP57212455A JP21245582A JPS59102289A JP S59102289 A JPS59102289 A JP S59102289A JP 57212455 A JP57212455 A JP 57212455A JP 21245582 A JP21245582 A JP 21245582A JP S59102289 A JPS59102289 A JP S59102289A
Authority
JP
Japan
Prior art keywords
envelope
data
waveform
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57212455A
Other languages
Japanese (ja)
Inventor
「峰」 守
百嶋 祐吉
剛 佐々
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP57212455A priority Critical patent/JPS59102289A/en
Publication of JPS59102289A publication Critical patent/JPS59102289A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はエンベロープ制御回路に関し、更に特定して述
べると、電子楽器における出力楽音信号のエンベロープ
を制御するための回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an envelope control circuit, and more particularly to a circuit for controlling the envelope of an output musical tone signal in an electronic musical instrument.

一般に、電子楽器におけるエンベロープ制御は、エンベ
ロープカウンタからの計数出力と、波形データがストア
されている波形ROMからの読出しデータとを乗算器に
て乗算することによシ行なわれている。この場合、コン
ペロープ制御された出力楽音波形偏量の波形歪を極力少
なくするために、エンベロープカウンタのh1数値の変
更を波形ROMからの読出しデータに同期させて行なっ
ていた。
Generally, envelope control in electronic musical instruments is performed by using a multiplier to multiply the count output from an envelope counter by data read from a waveform ROM in which waveform data is stored. In this case, in order to minimize the waveform distortion of the output tone waveform deviation that is subjected to comparator control, the h1 value of the envelope counter is changed in synchronization with the data read from the waveform ROM.

即ち、波形ROMからの出力データがその中心の零レベ
ルにある場合にエンベロープカウンタを進め、これによ
り、出力波形に歪を与えることなく、エンベロープを変
化させていた。
That is, when the output data from the waveform ROM is at its center zero level, the envelope counter is advanced, thereby changing the envelope without distorting the output waveform.

しかしながら、所望の波形の周期が長い場合、即ち、音
階の低い波形データを出力する場合において、エンベロ
ープの立上シ時間が極めて短かく設定されると、従来の
同期方式ではこの要求を満足させることができず、一方
、立上9時間を所望の値に設定すべくコンベロープカウ
ンタを進めると、波形データに歪を生じさせてしまい、
ビート音が発生し、乗音信号の品質を著しく損なうとい
う不具合いを有している。
However, when the desired waveform period is long, that is, when outputting waveform data with a low pitch, and the envelope rise time is set to be extremely short, conventional synchronization methods cannot satisfy this requirement. On the other hand, if the envelope counter is advanced to set the rising 9 time to the desired value, the waveform data will be distorted.
This has the disadvantage that a beat sound is generated, which significantly impairs the quality of the multiplication signal.

本発明の目的は、従って、周期の比較的長い楽音波形を
短時間で立上るようにエンベロープ制御しても、得られ
た楽音信号の品質を低下させることのない、改善された
エンベロープ制御回路を提供することにある。
Therefore, an object of the present invention is to provide an improved envelope control circuit that does not reduce the quality of the obtained musical tone signal even if the envelope is controlled so that a musical sound waveform with a relatively long period rises in a short time. It is about providing.

以下、図示の実施例によシ本発明の詳細な説明する。Hereinafter, the present invention will be explained in detail with reference to the illustrated embodiments.

第1図には、本発明によるエンベロープ制御回路を含む
楽音波形発生回路の一実施例がブロック図にて示されて
いる。楽音波形発生回路1は、所望の楽音波形の基本l
サイクル分のサンプリングデータがストアされている波
形ROM2を有し、ピッチパルス作成回路3から出力さ
れるピッチクロックcK1を計数するアドレスカウンタ
4がらのアドレスデータD菫に従って、波形ROM 2
内にストアされている基本波形のサンプリングデータが
j脈次読出される。
FIG. 1 shows a block diagram of an embodiment of a tone waveform generation circuit including an envelope control circuit according to the present invention. The musical sound waveform generating circuit 1 generates the basic l of a desired musical sound waveform.
The waveform ROM 2 has a waveform ROM 2 in which sampling data for cycles is stored, and the waveform ROM 2 is stored in accordance with the address data D of the address counter 4 that counts the pitch clock cK1 output from the pitch pulse generation circuit 3.
The sampling data of the basic waveform stored in the memory is read out every j pulses.

ピッチパルス作成回路3は、図示しない鍵盤からの押み
情報のうち、音名データD2及びオクターブチー タD
 3に応じたピッチでピッチクロックCKlを出力する
ための回路であり、最高オクターブの12音の各周波数
ft)fz+。、 、 f 12に関連した周波数のパ
ルス信号”1  y ”2  r −、PI3を夫々出
力子る12個の発振器51.52.6.512を有し、
これらのパルス係号P1  t ”2 ’r −−”1
2は、マルチプレクサ6によって、音名データD2によ
って示される音名に対応した周波数を有するパルス信号
が選択され、分周器7に入力される。
The pitch pulse generation circuit 3 generates pitch name data D2 and octave cheetah D out of press information from a keyboard (not shown).
This is a circuit for outputting a pitch clock CKl at a pitch corresponding to the frequency ft)fz+ of each of the 12 tones of the highest octave. , , has 12 oscillators 51.52.6.512 each outputting a pulse signal "1 y "2 r-, PI3 of a frequency related to f12,
These pulse coefficients P1 t "2 'r --"1
2, a pulse signal having a frequency corresponding to the note name indicated by the note name data D2 is selected by the multiplexer 6 and inputted to the frequency divider 7.

分周器7ば、μ分周器”’ ”  t 82  r 、
−−8nが縦続兵続されて成り、各残分周器からの出力
パルス信号Q1  、Q2  、、、、Qn及びマルチ
プレクサ6からの出力パルス信号QOが、他のマルチプ
レクサ9に入力されている。マルチプレクサ9には、オ
クターブデータD3が印加されてシ!シ、オクターブデ
ータD3によフ指定されるオクターブに応じて出力パル
ス信号が選択的に出力される。
Frequency divider 7ba, μ frequency divider "'" t82r,
--8n are connected in cascade, and the output pulse signals Q1, Q2, . . . , Qn from each residual frequency divider and the output pulse signal QO from the multiplexer 6 are input to another multiplexer 9. The octave data D3 is applied to the multiplexer 9 and the ! The output pulse signal is selectively output according to the octave designated by the octave data D3.

この結果、ピッチクロックCK1として、音名データD
2及びオクターブデータD3によシ定められる音階の楽
音を実現するに必要な周波数を有する出力パルス信号が
得られることになシ、波形ROM2からは、音名及びオ
クターブデータD2 。
As a result, pitch name data D is used as pitch clock CK1.
2 and octave data D3.The waveform ROM 2 outputs the note name and octave data D2.

D3に従った周波数の楽音波形データD4が出力される
Tone waveform data D4 having a frequency according to D3 is output.

楽音波形データD4は、エンベロープft1lJ 御f
 −夕発生回路10からのエンベロープ制御データD5
と乗算器11において乗算され、エンベロープ制御デー
タD5に従ったエンベロープ特性を有する出力波形デー
タD6がD/A変換器12に入力される。
The musical sound waveform data D4 is the envelope ft1lJ control f
-Envelope control data D5 from evening generation circuit 10
The output waveform data D6 having envelope characteristics according to the envelope control data D5 is input to the D/A converter 12.

出力波形データD6は、≠変換器12によシアナログ信
号に変換され、所望の楽音波形信号Sとして出力される
The output waveform data D6 is converted into an analog signal by the ≠converter 12 and output as a desired musical waveform signal S.

エンベロープ制御データ発生回路RI Id、 、出力
パルス信号Qo乃至Qnのうちのいずれか1つの出力パ
ルス信号を選択して出力するマルチプレクサ13 、マ
ルチプレクサ13からの出力パルス信号Oを1β分周す
る可変分周器14.可変分周器14からのエンベロープ
クロックパルスECLに基ツいてエンベロープ制御デー
タD5を出力するエンベロープカウンタ15とを有して
いる。
Envelope control data generation circuit RI Id, multiplexer 13 that selects and outputs any one of the output pulse signals Qo to Qn, variable frequency divider that divides the output pulse signal O from the multiplexer 13 by 1β Vessel 14. The envelope counter 15 outputs envelope control data D5 based on the envelope clock pulse ECL from the variable frequency divider 14.

マルチプレクサl:(、可変分周器14 、 エンベロ
ープカウンタ15の夫々に対応してROM 16 、1
7 、18が設けられており、これらのROM 1.6
 、17 、18には、音名データ、エンベロープの立
上シ時間を示子立上りデータ及びエンベロープの立下シ
時間を示寸立下シデータから成る制御データD7が夫々
入力されている。ROM 15は、卵]御データD7に
応答して、マルチプレクサ13の妃択動作を制御するた
めの選択制御データD8を出力し、制御データD7の内
容に応じて予め決められた出力パルス信号ヲマルチプレ
クサJ3から出力せしめ、ROM17は、可変分周器1
4の分周比を1定めるための分周制御データD9を出力
し、出力パルス信号0’(i7分周制御データD9に従
った分周比で分周する。出カパルスイ3号Q1o乃至Q
nの各周波数は、その時の音名データの値によシ決定さ
れ、従って、音名が指定されると、いずれの出力パルス
信号を使用して、分周比をどのように設定すれば如伺な
る周波数のエンベロープクロックパルスEcL−を得る
ことができるかを予めプログラムすることができる。
Multiplexer l: (, ROM 16, 1 corresponding to the variable frequency divider 14 and envelope counter 15, respectively)
7 and 18 are provided, and these ROMs 1.6
, 17 and 18 are input with control data D7 consisting of pitch name data, rise data indicating the rise time of the envelope, and fall data indicating the fall time of the envelope, respectively. The ROM 15 outputs selection control data D8 for controlling the selection operation of the multiplexer 13 in response to the control data D7, and outputs a predetermined output pulse signal to the multiplexer according to the content of the control data D7. output from J3, ROM17 is variable frequency divider 1
The frequency division control data D9 for determining the frequency division ratio of 4 to 1 is output, and the output pulse signal 0' (i7 is divided by the frequency division ratio according to the frequency division control data D9. Output pulse number 3 Q1o to Q
Each frequency of n is determined by the value of the pitch name data at that time. Therefore, once the pitch name is specified, it is difficult to determine which output pulse signal to use and how to set the frequency division ratio. It can be preprogrammed to obtain envelope clock pulses EcL- of different frequencies.

エンベロープカウンタ15は、ROM113から出力さ
れる3ビツトの制御データDloにより、エンベロープ
クロックパルスECLが1つ入力された時のエンベロー
プカウンタ15の計数内容の増し分にの値を定め、加減
制御データDllにより、エンベロープカウンタJ5の
加算/減算モードの切+S を行なっている。制御デー
タD 10及び加減制御データDllの各内容は制御デ
ータD7の内容に従って定められるよう、ROM18の
データマツプが作成されておV)、結局、エンベロープ
カウンタ15の出力データマツプ、エンベロープクロッ
クパルスECLの周波数、制御データDIG及び加減制
御データDllによって定められる。
The envelope counter 15 uses the 3-bit control data Dlo output from the ROM 113 to determine the increment of the count contents of the envelope counter 15 when one envelope clock pulse ECL is input, and uses the addition/subtraction control data Dll to determine the increment of the count contents of the envelope counter 15 when one envelope clock pulse ECL is input. , the addition/subtraction mode of the envelope counter J5 is turned off. A data map of the ROM 18 is created so that the contents of the control data D10 and the adjustment control data Dll are determined according to the contents of the control data D7 (V).In the end, the output data map of the envelope counter 15, the frequency of the envelope clock pulse ECL, It is determined by control data DIG and adjustment control data Dll.

このように、マルチプレクサ13及び分周器14により
、出力パルス信号Qo乃至Qnのうちの1つに基づいて
、ROM16.17のデータマツプに従う所定周波数の
エンベロープクロックパルスECLヲ得、このエンベロ
ープクロックパルスECLによって、カウントするよう
にしたので、波形ROM2から読出されるデータと、エ
ンベロープカウンタ15から読出されるデータとの間に
、所定の同期関係が成立している。即ち、エンベロープ
カウンタ】5の内容を進めるクロックパルスの周波数は
、波形ROM2から出力される楽音波形データD4の周
波数の塾数倍又は整数分の1となっているので、エンベ
ロープ制御を行なうことによシ、ビート音を発生するこ
とがない。
In this way, the multiplexer 13 and the frequency divider 14 obtain an envelope clock pulse ECL of a predetermined frequency according to the data map of the ROM 16.17 based on one of the output pulse signals Qo to Qn. , so that a predetermined synchronous relationship is established between the data read from the waveform ROM 2 and the data read from the envelope counter 15. In other words, the frequency of the clock pulse that advances the contents of the envelope counter [5] is the frequency of the musical sound waveform data D4 outputted from the waveform ROM2, or an integer multiple. No beat sound is generated.

崗、音名と立上シ又は立下少時間が指定された場合に(
即ち、制御データD7の内容が決められた場合に)、こ
の条件に基づいて定められるエンベロープ匍]徊1デー
タを出力するために必要な、データDII  ) D9
  p Dlo HDllの組合せは複数通り考えられ
るが、各ROM 16 、17 、18の内容は、その
うちの1つの組合せが出力されるように、各ROM内の
ストア内容が定められている。
(
That is, when the contents of the control data D7 are determined), the envelope data DII (data DII) required for outputting the envelope 1 data D9 is determined based on this condition.
Although a plurality of combinations of p Dlo HDll can be considered, the contents stored in each ROM 16 , 17 , and 18 are determined so that one of the combinations is output.

第2図には、エンベロープカウンタ】5の構成を示す具
体的なブロック図が示されている。第2図において、2
1はデータD10の内容を解説するデコーダで、データ
Dloの内容に相応する出力数が「H」レベルとなる。
FIG. 2 shows a concrete block diagram showing the configuration of the envelope counter 5. As shown in FIG. In Figure 2, 2
1 is a decoder that explains the contents of the data D10, and the number of outputs corresponding to the contents of the data Dlo becomes "H" level.

デコーダ21の各出力数は、ゲート回路22を介して加
算/減算器乙の入カ端子群A1乃至A8に入力されてお
シ、もう一方の入カ端子群B1乃至B8には、8ビツト
のラッチ回路群の出力数が夫々接続されておシ、とのラ
ッチ回路あの各入力には、加算/減算器るの出カ端子O
!乃至OBが夫々接続されている。
Each output number of the decoder 21 is inputted to the input terminal group A1 to A8 of the adder/subtractor B via the gate circuit 22, and the 8-bit input terminal group B1 to B8 is inputted to the other input terminal group B1 to B8. The outputs of the latch circuits are connected to each input of the latch circuit, and each input of the latch circuit is connected to the output terminal of the adder/subtractor.
! to OB are connected to each other.

このような構成によると、エンベロープクロックパルス
FCLのレベルが高レベルトlニル毎K、入力端子AI
乃至A8のうちデータD10の内容に応じた入力端子の
レベルがVH」レベルとな)、ラッチ回路群の出力デー
タXに、入力端子Al乃至A8に入力されているレベル
状態によって示されるデータYが、加算されまたは、X
がらYが減算される。加算動作が実行されるが又は減算
動作が実行されるかは、加減制御データD11のレベル
に従って決定される。加算又は減算の演算結果は、出力
端子01乃至o8から出力され、ラッチ回路群によシ、
所定のタイミングでラッチされる。従って、エンベロー
プクロックパルスFiCLがrJレベルとなる毎に、デ
ータDloにょシ定められる数Yが、データXの値に加
算され、又はデータXの値から減算されるというカウン
ト動作を行なうことになる。
According to such a configuration, when the level of the envelope clock pulse FCL is set to a high level every K, the input terminal AI
(The level of the input terminal corresponding to the contents of the data D10 among A8 to A8 is VH' level), and the data Y indicated by the level state input to the input terminals Al to A8 is added to the output data X of the latch circuit group. , added or X
Y is subtracted. Whether an addition operation or a subtraction operation is executed is determined according to the level of the addition/subtraction control data D11. The calculation result of addition or subtraction is output from output terminals 01 to o8, and sent to the latch circuit group.
It is latched at a predetermined timing. Therefore, a counting operation is performed in which the number Y determined by the data Dlo is added to or subtracted from the value of the data X every time the envelope clock pulse FiCL reaches the rJ level.

本発明によれば、上述の如く、波形ROMの読出しクロ
ックの作成を行なうための分周信号に基ついてエンベロ
ープ制御データを作成し、エンベロープ制御データを作
成するカウンタの内容を進めるクロックパルスの周波数
を、波形ROMから出力される楽音波形データの周波数
の釜数倍又は整数分の1となるように構成したので、エ
ンベロープ制御を行なった結果得られた出力信号にビー
ト音が重畳されるという不具合いが解消され、いかなる
エンベロープ制御を行なっても、常に、品質のよい楽音
波形信号を得ることができる。
According to the present invention, as described above, envelope control data is created based on a frequency-divided signal for creating a read clock for the waveform ROM, and the frequency of the clock pulse that advances the contents of the counter for creating the envelope control data is adjusted. Since the frequency of the musical waveform data output from the waveform ROM is configured to be a number of times or a fraction of an integer, there is a problem that the beat sound is superimposed on the output signal obtained as a result of envelope control. is eliminated, and no matter what envelope control is performed, a high quality musical waveform signal can always be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるエンベロープ制御回路を含む楽音
波形発生回路の一実施例、第2図は第1図に示したエン
ベロープカウンタの詳細ブロック図である。 1・・・楽音波形発生回路 2・・・波形ROM 3會・・ピッチパルス作成回路 II)・・・エンベロープ制御データ発生回路13・・
・マルチプレクサ 14・・・可変分周器 15−@Φエンベロープカウンタ 16 、17 、18・・ROM D2 ・・音名データ D3 ・・オクターブデータ l)4  ・・楽音波形データ D5 ・Φエンベロープ制御データ D6 ・・出力波形データ D7 ・・制御データ D8 ・・選択制御データ D、・・分周制御データ Dlo  ・・制御データ Dll  ・・加減制御データ 出願人 株式余社第二稍工舎
FIG. 1 is an embodiment of a tone waveform generation circuit including an envelope control circuit according to the present invention, and FIG. 2 is a detailed block diagram of the envelope counter shown in FIG. 1. 1... Musical waveform generation circuit 2... Waveform ROM 3... Pitch pulse generation circuit II)... Envelope control data generation circuit 13...
-Multiplexer 14...Variable frequency divider 15-@Φ envelope counter 16, 17, 18...ROM D2...Pitch name data D3...Octave data l)4...Music waveform data D5 -Φ envelope control data D6 ... Output waveform data D7 ... Control data D8 ... Selection control data D, ... Frequency division control data Dlo ... Control data Dll ... Adjustment control data Applicant: Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] エンベロープカウンタからの出力データと波形ROMか
ら読出された楽音波形データとを乗算器において乗算す
ることによシ所望のエンベロープ特性を前記楽音波形デ
ータに与えるようVこしたエンベロープ制W+回路にお
いて、前記エンベロープカウンタの出力データを増減す
るクロックツくルスの周波数を、前記楽音波形データの
音程を示す周波数の整数倍又は整数分の1としたことを
特徴とするエンベロープ制御回路。
In the envelope control W+ circuit, the envelope control W+ circuit is configured such that a desired envelope characteristic is given to the musical sound waveform data by multiplying the output data from the envelope counter and the musical sound waveform data read from the waveform ROM in a multiplier. An envelope control circuit characterized in that the frequency of the clock pulse that increases or decreases the output data of the counter is an integral multiple or an integral fraction of the frequency indicating the pitch of the musical waveform data.
JP57212455A 1982-12-03 1982-12-03 Envelope controlling circuit Pending JPS59102289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57212455A JPS59102289A (en) 1982-12-03 1982-12-03 Envelope controlling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57212455A JPS59102289A (en) 1982-12-03 1982-12-03 Envelope controlling circuit

Publications (1)

Publication Number Publication Date
JPS59102289A true JPS59102289A (en) 1984-06-13

Family

ID=16622903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57212455A Pending JPS59102289A (en) 1982-12-03 1982-12-03 Envelope controlling circuit

Country Status (1)

Country Link
JP (1) JPS59102289A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283305A (en) * 2007-05-08 2008-11-20 Sony Corp Beat emphasizing device, audio output device, electronic equipment, and beat output method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283305A (en) * 2007-05-08 2008-11-20 Sony Corp Beat emphasizing device, audio output device, electronic equipment, and beat output method

Similar Documents

Publication Publication Date Title
US4815354A (en) Tone signal generating apparatus having a low-pass filter for interpolating waveforms
EP0199192B1 (en) Tone signal generation device
US4119005A (en) System for generating tone source waveshapes
US4377960A (en) Electronic musical instrument of waveform memory reading type
US4785706A (en) Apparatus for generating a musical tone signal with tone color variations independent of tone pitch
JPS6117000B2 (en)
US4680479A (en) Method of and apparatus for providing pulse trains whose frequency is variable in small increments and whose period, at each frequency, is substantially constant from pulse to pulse
US4258602A (en) Electronic keyboard musical instrument of wave memory reading type
JPH0230033B2 (en)
JPS6230634B2 (en)
US4562763A (en) Waveform information generating system
JPS59102289A (en) Envelope controlling circuit
USRE31648E (en) System for generating tone source waveshapes
US4205580A (en) Ensemble effect in an electronic musical instrument
US4805508A (en) Sound synthesizing circuit
JP2621234B2 (en) Electronic musical instrument control signal generator
JPH0369119B2 (en)
JP2586443B2 (en) Waveform generator
JPH0370237B2 (en)
JPH0243197B2 (en)
JPH0122632B2 (en)
JPH033236B2 (en)
JPH0656553B2 (en) Music signal generator
JPH0670744B2 (en) Musical sound generator
JPH0254558B2 (en)