JPS59101859A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59101859A
JPS59101859A JP21174382A JP21174382A JPS59101859A JP S59101859 A JPS59101859 A JP S59101859A JP 21174382 A JP21174382 A JP 21174382A JP 21174382 A JP21174382 A JP 21174382A JP S59101859 A JPS59101859 A JP S59101859A
Authority
JP
Japan
Prior art keywords
low concentration
ion
resistance
relative ratio
concentration boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21174382A
Other languages
English (en)
Inventor
Atsushi Kishi
岸 淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP21174382A priority Critical patent/JPS59101859A/ja
Publication of JPS59101859A publication Critical patent/JPS59101859A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は特に半導体集積回路の抵抗に関するものである
近年、半導体集積回路は窩集秋化に伴なうパック−;ン
熱抵抗などの問題によシ年に低消費電流化が進んでいる
。回路電流を減らす設計の際要求される条件の1つに回
路使用抵抗の値を大きくする事があげられる。小面積で
高抵抗値をうる抵抗は例えば低濃度ボロンによって構成
される。
本発明は最近特に用いられてきた低濃度ボロンの抵抗で
パターン上のバラツキを低減させ2.良い比精度を得る
事を目的としたものである。以下比精度を相対比と呼ぶ
低濃度ボロンを用いる抵抗としてイオン注入抵抗を中心
に本発明を説明する。まず、イオン注入  −抵抗につ
いて簡単にふれる。イオン注入抵抗の構成を第1図を用
いて説明すると、2はイオン注入された低濃度ボロン層
、3はAL配線コンタクト部、lはイオン注入領域2と
AL配線とのコンタクトをとる為の高濃度ボロン拡散領
域で、通常NPN)ランジスタのペースと同時に形成さ
れる。
一般に、イオン注入抵抗の値Rは(1)式で表わされる
R:2Rc + 138 @ a * ”i+!” 、
 n  0.、、、.0.、、、、(1)2 L:イオン注入低濃度ポロン抵抗長 W:イオン注入低濃度ボロン抵抗幅 n:低濃度ボロンコーナー数 &:高濃度ボロンコンタクト部抵抗 ρ、:低濃度ボロンの層抵抗 α:低濃度ポロン抵抗巾補正係数 イオン注入層の層抵抗ρ8 としては、ドーズ量1−1
0X10  an  、7)g速エネルギー50〜10
0 keVでイオン注入を行なうと1〜10にΩ/の値
が可能である。
次にイオン注入抵抗の抵抗値の主なバラツキの要因は、
第1にPR工程(フォトレジスト工程)におけるオーバ
ーエッチeアンダーエッチ等のエツチングによるバラツ
キ。
第2にマスク作成上でマスフレピート時生じるバラツキ
第3に高濃度P型不純物服の注入・押し込みによるバラ
ツキ。
第4にイオン注入低濃度ボロンとコンタクト用高濃度ボ
ロンとの目合せズレによるバラツキ。
など嘉アげられる。この中でいま同一ウェハース上では
第4の目合せズレによるバラツキに起因するイオン注入
抵抗の相対比のズレが最も重要な問題となっている。
本発明はこのイオン注入低濃度ボロンとコンタクト用高
濃度ボロンとの目合せズレが生じても良好なイオン注入
抵抗の絶対値及び相対比を得る事を目的としている。
低濃度ボロンと高濃度ボロンの目合せズレによる相対比
のバラツキを説明する。説明を容易にする為、第2図乃
至第9図において紙面をマスク上に対応する位置とみな
し高濃度ボロンと低濃度ボロンの目合せズレが紙面に対
し縦方向に生じた場合を縦方向の目合せズレと称し、高
濃度ボロンと低濃度ボロンの目合せズレが紙面の横方向
に生じた場合を横方向の目合せズレと以下仮定する。
まず、最も理想的なイオン注入抵抗の相対比をとる場合
について述べる。第2図−アは抵抗R1とR2について
2:1の相対比をとる為、R1はRzと同型状の抵抗を
AL配線7で2本シリーズとしている。第2図−イは高
濃度ボロン1とイオン注入低濃度ボロン2とが縦方向の
目合せズレを生じた場合である。又第2図−ウは高濃度
ボロン1とイオン注入低濃度ボロン2とが横方向の目合
せズレを生じた場合でやる。
すなわち第2図−アで抵抗値Rx、Rzは0)式よシと
なlR2とR1の相対比はR2/R1=2である。
ここで、高濃度ボロンlとイオン注入低濃度ボロン2が
目合せズレを生じた場合(第2図−イ、第2図−ウ)で
も、抵抗のほぼ全抵抗値となっているイオン注入低濃度
ボロン2の抵抗長L1抵抗巾WはかわらずR2とR1の
抵抗の相対比が精度良くとれる。
しかし、この方式では特に相対比を大きくとる場合又相
対比をとる抵抗の数が多い場合には同一形状のイオン注
入抵抗を何本も並べて配置し、さらに抵抗の向きもそろ
える必要がアシ、太き外面積を必要とした。これはとシ
もなおさず今日の高集積化に逆行するものである。この
理由によシ、従来イオン注入抵抗の相対比をとる場合は
抵抗配置スペースに合せ、イオン注入低濃度ボロンを折
シ曲げ、その折シ曲げ部での影響をなくすため相対比を
とる抵抗どうしの折シ曲げ回数を合せる方法をとってき
た。
すなわち、第3図に示す抵抗RI3.R4はイオン注入
領域2に折シ曲げ部を有する。第3図−アではR3とR
4の相対比1:2とするとR3は(1)式方式% ) (4)式で第1項の2Rcは(3)式のR3の第1項と
同様のコンタクト用高濃度ボロン領域1の抵抗を示し、
第3項はコーナー数R3,R4共に1つであるから等し
い。したがって、R3,几4の相対比1:2を得る為に
はR3の抵抗長りに対してR4の抵抗長を2L+W(去
+2鴇とすれば良い。
α 2   ρS ここで、高濃度ボロン1とイオン注入低濃度ボロン2に
ΔLの目金ズレが生じたと仮定する。すなわち、図面上
で縦方向にΔLの目合せズレが生じた場合を第3図−イ
に示し、図面上で横方向にΔLの目合せズレを生じた場
合を第3図−ウに示す。次に、抵抗設計中心のR3とR
4の相対比T2と目合せズレを生じたときのR3とR4
の相対比T1の比を示す。つまシこれは相対比の目合せ
ズレによるバラツキを示す。
(4)式で参考にL−50μ、w=ioμ、ΔI、=2
μ、2gc=ツキ、換言すれば、高濃度ボロン8とイオ
ン注入低濃度ボロン9との目合せズレによるバラツキを
意味する度合いである。最も良い場合は当然1であるか
ら5チバラツく。
第3図−アと同様の形状で、抵抗Rs、Rsの相対比l
:1の場合を第4図−アに示し、目合せズレ図面上縦方
向、横方向の場合を第4図−イ、第4図−ウに示す。同
、コンタクト部は省略する。
抵抗設計中心のR5とR6の相対比T3と目合せズレに
よる同相対比T4の比は T4              ・・・・・・(5)
T、−=171 =1 (5)式よシ目金せズレが生じてもR5とR6の相対比
のズレは生じない。ただし目合せズレの為±ΔLだけ抵
抗長がズレるので、イオン注入抵抗の絶対値のズレを生
じる欠点を有する。すなわち、R5=R6:2RC+ρ
8・α・L十乙L(設計中心)が2 となる。
他の従来例を第5図−アに示す。第5図−アは抵抗R7
とR8の相対比を1:3に設定した場合であシ、イオン
注入領域2に2つの折シ曲げ部を有する。抵抗Ry、R
sは(1)式より(7)式よJ)、R7とR8の相対比
1:3とするため、とイオン注入低濃度ボロ713が図
面上縦方向に目合せズレを生じた場合は第5図−イ、横
方向に目合せズレを生じた場合は第5図−ウである。
R7とR8の股引中心の相対比T5と目金ズレを生じた
ときの相対比T6のバラツキは2Rc−1−1±+ρ8 ・・−・・・・−・・・・・・・(8)(8)式で4Δ
Lとなっているのは目金ズレ±ΔLがW=10μ 、Δ
L=2μ、2RC=500Ω、ρ8=1にΩ/、α=1
と仮定すると0.9となシ、これは前例と同様R1とR
8の相対比の高濃度ボロン12とイオン注入低濃度ボロ
ン13との目合せズレによるバラツキと々る。
本発明の目的は、イオン注入抵抗同志の抵抗比の目合せ
ズレによるバラツキを抑えた又はなくした半導体装置を
提供することにある。
本発明ではイオン注入低濃度ボロンとを両端のコンタク
ト用高濃度ボロンを有し、イオン注入低濃度ボロンの抵
抗形状は2ケ所以上のコーナーがあればレイアウト上ど
の様々形状でも良い。又、コンタクト用高濃度ボロンは
対抗する向きに配置することを特徴とする。すなわち、
低濃度領域部の両端の高濃度領域部が高濃度領域部と低
濃度領域部との二つの交わ多部分が対向するように、配
置されている。
本発明を理解しやすくする為に、はじめに本発明の概念
について説明する。
すなわち、爾6図−アのごとく、紙面上にX座標、X座
標を設はコンタクト用高濃度ボロン1から接続されるイ
オン注入低濃度ボロン2の向きをそれぞれベクトルの方
向と仮定し、ベクトルの大きさは抵抗に流れる電流値と
すると、第6図−アの場合ではベクトルA、Bで各ベク
トルの大きさは当然同じで方向は180°異なるのでベ
クトルはたがいに打ち消し合う様構成されたものである
参考に従来技術では、第6図−イのベクトルC2D1第
6図−ウのベクトルE 、 FQ様にベクトルの大きさ
は同じでもベクトルの方向が互いに打ち消す方向にはな
っていない。
次に本発明を用いイオン注入抵抗の相対比をとる場合に
ついて具体的実施例で詳細に述べる。
第7図−アで抵抗R9とBlueの相対比1:3をねら
い、R9のイオン注入領域2の高濃度層1間の抵抗長り
とするとRIOの抵抗長は(1)及び(7)式よシに設
定すれば良い。とこで高濃度ボロン1とイオン注入低濃
度ボロン2での目合せズレによるR9とRIGの相対比
のバラツキを計算する。第7図−イは図面に対し縦方向
の目合せズレ、第7図−ウは図面に対し横方向の目合せ
ズレを示した図である。抵抗設計中心の相対比T7、目
合せズレ時の相対比T8とすると、 L+2ΔL−2ΔL 2RC+ρ8・α・  W  +ρ8 甲Q ・−・・・・(9) (9)式より T s /T 7は1で高濃度ボロン2
1とイオン注入低濃度ボロン22が図面上縦方向にズし
た場合(第7図−イ)、図面上横方向にズした場合(第
7図−ウ)でも共にイオン注入抵抗の相対比は正確にと
れる。
第8図は本発明を用いた他の実施例で、抵抗R11゛と
R12を1:11の相対比にとった場合である。すなわ
ちコンタクト用高濃度領域1は、抵抗R11゜R12と
で平行する直線上にアシ、かつイオン注入領域2の長は
、R11,R12とで(1)式に従って適切に設定され
ている゛からである。
上記の例はいずれもイオン注入抵抗の相対比をとる場合
における本発明応用例を示したが、本発明はさらにイオ
ン注入抵抗の絶対値に対しても有効である。す力わち、
イオン注入低濃度ボロンと高濃度ボロンの目合せズレに
対して初期設定値が影響を受けないからである。
前述の例はすべてイオン注入抵抗でその栴成要素として
高濃度ボロンとイオン注入低濃度ボロンとの組合せを考
えたが、第9図のように、さらに2種類の濃度によ多構
成された抵抗でもよく、低濃度部26を主抵抗体として
拡散し、外部引き出しAt電極との接続をコンタクト孔
27を介してとる際、オーミック接合を低減させる為、
そのコンタクト部25に高濃度ボロンを拡散している場
合にも適用される。
以上述べてきたように、本発明を用いると抵抗の相対比
をとる場合、抵抗を自由にレイアウトできしかも抵抗の
相対比のバラツキに起因する集積回路の特性のバラツキ
を防止でき、ひいては製品の歩留シ向上も計れるので効
果極めて大である。
【図面の簡単な説明】
第1図はイオン注入抵抗の構造説明のための平面図、第
2図は理想的なイオン注入抵抗同志の抵抗相対比をとる
例を示す平面図、第3図乃至第5図は従来技術により形
成された二つのイオン注入抵抗を示す平面図、第6図−
アは本発明の原理を示す平面図、第6図−イ、つは従来
技術を示す平面図、第7図乃至第8図は本発明の実施例
を示す二つのイオン注入抵抗の平面図、第9図は本発明
のさらに他の実施例を示す平面図である。 1.25・・・・・・高濃度領域、2・・・・・・イオ
ン注入低濃度領域、3,27・・・・・・コンタクト、
26・・・・・・低濃度拡散領域。 RI3 4第2 I4 9 図

Claims (1)

    【特許請求の範囲】
  1. 半導体抵抗を有する半導体装置において、前記半導体抵
    抗が低濃度領域部と該低濃度領域部の両端部に設けられ
    た二つの高濃度領域部とを含んで構成され、前記低濃度
    領域部はその途中で少なくとも1回以上折れ曲がシ、さ
    らに、前記二つの高濃度領域部はこれらと前記低濃度領
    域部との二つの交わり部分が相対するように配置されて
    いることを特徴とする半導体装置。
JP21174382A 1982-12-02 1982-12-02 半導体装置 Pending JPS59101859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21174382A JPS59101859A (ja) 1982-12-02 1982-12-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21174382A JPS59101859A (ja) 1982-12-02 1982-12-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS59101859A true JPS59101859A (ja) 1984-06-12

Family

ID=16610846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21174382A Pending JPS59101859A (ja) 1982-12-02 1982-12-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS59101859A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179249A (ja) * 1984-09-26 1986-04-22 Nec Corp 半導体装置
JPS61106047U (ja) * 1984-12-19 1986-07-05

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179249A (ja) * 1984-09-26 1986-04-22 Nec Corp 半導体装置
JPS61106047U (ja) * 1984-12-19 1986-07-05
JPH0445254Y2 (ja) * 1984-12-19 1992-10-23

Similar Documents

Publication Publication Date Title
US5793085A (en) Bipolar transistor compatible with CMOS processes
JPS59101859A (ja) 半導体装置
KR940004453B1 (ko) 반도체장치
EP0066263B2 (en) Semiconductor device having two resistors
US5866447A (en) Modified zero layer align method of twin well MOS fabrication
JPS5987831A (ja) 半導体装置の製造方法
JPH0936310A (ja) 半導体装置
TW301791B (ja)
JP2006013233A (ja) 抵抗素子を含む半導体装置及びその製造方法
JPH0997876A (ja) 半導体装置及びその製造方法
JPH0373539A (ja) アーリー電圧の高い横型バイポーラトランジスタの製造方法
US20070152281A1 (en) Narrow width metal oxide semiconductor transistor having a supplemental gate conductor pattern
JPH0226789B2 (ja)
JPH0414863A (ja) 半導体装置の抵抗素子形成方法
JPS6256666B2 (ja)
JP2006237207A (ja) マルチコレクタ型ラテラルpnpトランジスタおよびその製造方法、カレントミラー定電流回路並びに半導体装置
JP2004079775A (ja) 半導体装置及びその製造方法
EP0453070B1 (en) Method of manufacturing an intelligent power semiconductor device
JPH0923006A (ja) 半導体装置
KR0175387B1 (ko) 반도체 장치 및 그 제조 방법
KR20220146134A (ko) Cmos 공정 기반의 홀 센서를 포함하는 반도체 소자 및 그 제조 방법
JPH01162386A (ja) ホール素子
JPS6232639A (ja) 半導体装置の入力保護回路及びその製造方法
JPS6320864A (ja) 半動体装置
JPS59194462A (ja) 半導体装置