JPS5897911A - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JPS5897911A
JPS5897911A JP56197531A JP19753181A JPS5897911A JP S5897911 A JPS5897911 A JP S5897911A JP 56197531 A JP56197531 A JP 56197531A JP 19753181 A JP19753181 A JP 19753181A JP S5897911 A JPS5897911 A JP S5897911A
Authority
JP
Japan
Prior art keywords
transistor
current
collector
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56197531A
Other languages
Japanese (ja)
Other versions
JPH0352248B2 (en
Inventor
Hiroshi Mizuguchi
博 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56197531A priority Critical patent/JPS5897911A/en
Publication of JPS5897911A publication Critical patent/JPS5897911A/en
Publication of JPH0352248B2 publication Critical patent/JPH0352248B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain a circuit which operates at a low voltage by providing the 1st transistor (TR) supplied with a reference current from the collector side and the 2nd TR whose base is connected to said TR, and further providing the 3rd and the 4th TRs which are complementary to said TRs. CONSTITUTION:The base and collector of a TR1 are connected in common to a reference current input terminal X, and its emitter is connected a plus-side feeding line Ba through a resistance (R) 6. The base of a TR2 is connected to the base of the TR1; the emitter is connected to the line Ba through an R7, and the collector is connected to the base of an NPNTR8. The emitter of a TR9 is connected to the emitter of the TR2, the base of the TR9 is connected to the collector of the TR8, and the collector is connected to a current output terminal Y1. The bases of TRs 10 and 11 are connected to the base of the TR9, the emitters of the TRs 10 and 11 are connected to the line Ba through Rs 12 and 13, and the collectors are connected to current outout terminals Y2 and Y3.

Description

【発明の詳細な説明】 本発明はきわめて低い電源電圧のもとて安定に動作する
カレントミラー回路を提供するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a current mirror circuit that operates stably even with extremely low power supply voltage.

第1図は従来よりよく知られているカレントミラー回路
の結線図である。同図において、入力端子Xを介してト
ランジスタ1のコレクタ側から基4電流が供給され、ト
ランジメタ2,3.4のコレクタから、それぞれ出力端
子Y1. Y2. Y3を介して基準電流に比例した出
力電流を取り出す様に構成されている。
FIG. 1 is a wiring diagram of a conventionally well-known current mirror circuit. In the figure, base 4 current is supplied from the collector side of transistor 1 through input terminal X, and from the collectors of transistors 2, 3.4, output terminals Y1. Y2. It is configured to take out an output current proportional to the reference current via Y3.

ところで、第1図において、トランジスタ6は入力電流
と出力電流のマツチングを出来る限り向上させる目的で
用いられている。例えば前記トランジスタ6を用いない
場合にはトランジスタ1のベースとコレクタを接続する
ことによって最も一般的なカレントミラー回路が構成出
来る訳であるが、その場合には基準入力電流の多くがト
ランジスタ1.2,3.4のベース電流となってしまい
、例えば各トランジスタの直流電流増幅率を10とする
と基準電流を100μA与えて各出力端子から100μ
への出力電流を取り出そうとしても、実際には70μA
しか取り出すことが出来ず、しかも入力電流と出力電流
の比率が各トランジスタの直流電流増幅率に左右される
ので、精密さを要求される様なカレントミラー回路では
前記トランジスタ5は不可欠であった。
By the way, in FIG. 1, the transistor 6 is used for the purpose of improving the matching of input current and output current as much as possible. For example, if the transistor 6 is not used, the most common current mirror circuit can be constructed by connecting the base and collector of the transistor 1, but in that case, most of the reference input current is from the transistors 1 and 2. , 3.4. For example, if the DC current amplification factor of each transistor is 10, a reference current of 100 μA is applied and the base current is 100 μA from each output terminal.
Even if you try to take out the output current to the
Moreover, the ratio of input current to output current depends on the direct current amplification factor of each transistor, so the transistor 5 is indispensable in current mirror circuits that require precision.

ところが、前記トランジスタ6を用いることによって、
プラス側給電端子Bに印加される電源電圧の下限値が上
昇してしまうという問題があった。
However, by using the transistor 6,
There is a problem in that the lower limit value of the power supply voltage applied to the positive power supply terminal B increases.

例えば、トランジスタ1のベースとコレクタを接続した
形では電源電圧が1v以下になっても充分に動作するが
、トランジスタ6を用いた場合には電源電圧が1.4v
よシも低くなると、トランジスタ6およびトランジスタ
1のベース電流が流れなくなってしまい、動作しなくな
るという問題があった。
For example, if the base and collector of transistor 1 are connected, it will operate satisfactorily even if the power supply voltage is 1V or less, but if transistor 6 is used, the power supply voltage will be 1.4V.
If the voltage becomes too low, the base currents of transistor 6 and transistor 1 will stop flowing, causing the problem that they will no longer operate.

入力電流と出力電流のマツチングを向上させたカレント
ミラー回路としては第1図の回路の他に有名なウィルソ
ン型カレントミラー回路があるが、この回路も電源電圧
としてトランジスタのベース・エミッタ間電圧の2倍以
上を必要とし、同様の問題があった。
In addition to the circuit shown in Figure 1, there is a famous Wilson type current mirror circuit as a current mirror circuit that improves the matching of input current and output current. It required more than double and had the same problem.

本発明のカレントミラー回路は以上の様な問題を解消す
るものである。
The current mirror circuit of the present invention solves the above problems.

第2図は本発明の一実施例に係′るカレントミラー回路
の回路結線図である。第2図において、トランジスタ1
のベースとコレクタが接続され、同コレクタは基準電流
入力端子Xに接続され、同エミッタは抵抗6を介してプ
ラス側給電線路Baに接続されている。前記トランジス
タ1のベースにはトランジスタ2のベースが接続され、
前記トランジスタ2のエミッタは抵抗7を介してプラス
側給電線路Ba に接続され、同コレクタは前記トラン
ジスタ1および前記トランジスタ2と相補型のNPNト
ランジスタ8のベースに接続されている。
FIG. 2 is a circuit connection diagram of a current mirror circuit according to an embodiment of the present invention. In Figure 2, transistor 1
The base and collector of are connected to each other, the collector is connected to the reference current input terminal X, and the emitter is connected to the plus side feed line Ba via a resistor 6. The base of the transistor 2 is connected to the base of the transistor 1,
The emitter of the transistor 2 is connected to a positive power supply line Ba through a resistor 7, and the collector thereof is connected to the base of an NPN transistor 8 complementary to the transistors 1 and 2.

また、前記トランジスタ2のエミッタにはトランジスタ
9のエミッタが接続され、前記トランジスタ9のベース
は前記トランジスタ8のコレクタに接続され、同コレク
タは第1の電流出力端子Y1 に接続されている。前記
トランジスタ9のベースにはトランジスタ1oおよびト
ランジスタ11のベースが接続され、前記トランジスタ
10.11のエミッタは、それぞれ抵抗12.13を介
してプラス側給電線路Ba に接続され、前記トランジ
スター0.11のコレクタはそれぞれ第2.第3の電流
出力端子Y2.Y3に接続されている。
Further, the emitter of the transistor 2 is connected to the emitter of a transistor 9, the base of the transistor 9 is connected to the collector of the transistor 8, and the collector is connected to the first current output terminal Y1. The base of the transistor 9 is connected to the bases of the transistor 1o and the transistor 11, the emitters of the transistor 10.11 are connected to the positive feed line Ba through the resistor 12.13, and the base of the transistor 0.11 is connected to the base of the transistor 10.11. Each collector has a second. Third current output terminal Y2. Connected to Y3.

なお、前記トランジスタ8のエミッタはマイナス側給電
線路C&に接続されている。
Note that the emitter of the transistor 8 is connected to the negative power supply line C&.

さて、第2図の回路において、抵抗6,7゜12.13
の抵抗値がそれぞれR61R71R121R13であり
、トランジスター 、2,8,9,10.11の直流電
流増幅率がそれぞれβ1.β2.β8.β9゜β10’
β1.で、ベース・エミッタ間電圧がそれぞれvBEl
l  BE2+vBE81vBE91vBE101vB
E11■ で、コレクタ電流がそれぞれI4.I、、 I8.I9
,11゜。
Now, in the circuit shown in Figure 2, the resistance is 6.7°12.13
The resistance values of transistors 2, 8, 9, and 10.11 are respectively R61R71R121R13, and the DC current amplification factors are β1. β2. β8. β9゜β10'
β1. And the base-emitter voltage is vBEl, respectively.
l BE2+vBE81vBE91vBE101vB
E11■, the collector current is I4. I,, I8. I9
, 11°.

I11であったとすると、基準電流入力端子Xから吸い
込まれる基準電流l工と、第1.第2.第3の電流出力
端子Y1.Y2.Y3から流し出される出力電流Iア1
.Iア2.!ア。(各出力端子には負荷が接続されてい
るものとする。)の関係は次の様にし!2β8 =18
          ・・・°・°・・・・・°・川・
・°・パ・′川・・・(3)(3) 、 (4)式より
、 (1) # (2) t (7) 、 (10)式より
、・・・・・・・・・・・・・・・・・・・・・・曲(
11)(1) 、 (2) 、 (5) 、 (8) 
、 (10)式よシ、・・・・・・・・・・・・・・・
・・・・・・・・−・・(12)(1) 、 (2) 
、 (5) j (9) l (10)式より16.1
0161901.・1.・、・、、・・・(13)ここ
で、β2.β8.β9.β1゜、β1.はいずれも10
よりも大きく、トランジスタ9,10.11のエミッタ
電流密度がほぼ等しくなる様にそれぞれのエミッタ面積
が設定されているものとすると、第2図において、トラ
ンジスタ2のエミッタ電流密度をトランジスタ1のそれ
と同じにすることによって、(14) 〜(1,8)式
ノvBE、トvBE2ヲ等シくすることが出来る。徊え
ば第3図に示す様にトランジスタ80ペース・エミッタ
間に抵抗を接続したり、第4図の様にトランジスタ2の
コレクタ電流の一部を別の定電流回路によって引き込む
ことによってvBElとvBE2の差を零にすることが
出来るし、トランジスタ1とトランジスタ2のエミッタ
面積を異ならせることによっても可能である。
I11, the reference current l drawn from the reference current input terminal X, and the 1st. Second. Third current output terminal Y1. Y2. Output current IA1 flowing out from Y3
.. Ia2. ! a. (It is assumed that a load is connected to each output terminal.) The relationship is as follows! 2β8 = 18
・・・°・°・・・・・・°・River・
・°・Pa・′kawa... (3) (3) From equation (4), (1) # (2) t (7), From equation (10),... ·············song(
11) (1) , (2) , (5) , (8)
, Equation (10)...
・・・・・・・・・-・・・(12)(1),(2)
, (5) j (9) l From equation (10), 16.1
0161901.・1.・・・・・・・・(13) Here, β2. β8. β9. β1°, β1. are both 10
, and the emitter areas of transistors 9, 10, and 11 are set so that their emitter current densities are approximately equal. In Fig. 2, the emitter current density of transistor 2 is the same as that of transistor 1. By doing so, the equations (14) to (1,8) can be made equivalent to vBE and vBE2. By connecting a resistor between the pace and emitter of transistor 80 as shown in Figure 3, or by drawing part of the collector current of transistor 2 through another constant current circuit as shown in Figure 4, the difference between vBEl and vBE2 can be changed. The difference can be made zero, and it is also possible by making the emitter areas of transistor 1 and transistor 2 different.

いま、説明を簡単にするためにvBE、=vBE2が成
立しているものとすると、R6=R7=R42=R13
に設定して、β9.β1゜、β11 がいずれも1oで
あると仮定し光場合、I!が1ooμAであれば、出力
電流Iア1.Iア2.エア。はいずれも90μAとなり
、第1図のトランジスタ1のベース・コレクタ間を短絡
した場合に比べて(先に述べた様に、その場合は100
μAの入力電流に対して70μAの出力電流となる。)
、マツチングが良くなっている。
Now, to simplify the explanation, let us assume that vBE, =vBE2 holds, then R6=R7=R42=R13
Set to β9. Assuming that both β1° and β11 are 1o, in the case of light, I! is 1ooμA, the output current Ia1. Ia2. air. are 90 μA in each case, compared to the case where the base and collector of transistor 1 in Fig. 1 are shorted (as mentioned earlier, in that case, it is 100 μA).
The output current is 70 μA for an input current of μA. )
, the matching has improved.

また、(14) +、(16) l (16)式からも
明らかな様に本発明のカレントミラー回路では、抵抗7
 、12゜13の抵抗値を抵抗6の抵抗値の数分の1に
設定して出力電流を入力電流の数倍以上にしたとしても
、入力基準電流l!に対する出力電流のマツチングが悪
くなることはない。
Furthermore, as is clear from equation (14) +, (16) l (16), in the current mirror circuit of the present invention, the resistor 7
, 12°13 is set to a fraction of the resistance value of resistor 6, and the output current is made to be several times the input current or more, the input reference current l! There is no problem in matching the output current to the current.

これは、トランジスタ9,10.11にとって必要なベ
ース電流が入力基準電流から直接供給されるのではなく
て、トランジスタ8を介して供給されるためである。
This is because the base current required for transistors 9, 10, 11 is not supplied directly from the input reference current, but via transistor 8.

さて、第2図の回路において、例えば抵抗7の両端に1
00mVの電圧降下をもたせ次としても、トランジスタ
90ベース・エミッタ間電圧が0.66V程度であり、
トランジスタ8の飽和電圧が0.2V以下であるから、
電源電圧が1vよりも低くなったとしても充分に動作す
る。
Now, in the circuit of FIG. 2, for example, there is a
Even if a voltage drop of 0.00 mV is caused, the voltage between the base and emitter of the transistor 90 is about 0.66 V,
Since the saturation voltage of transistor 8 is 0.2V or less,
It operates satisfactorily even when the power supply voltage is lower than 1V.

なお、第2図においては3個の電流出力端子が設けられ
ているが、これらは必、要に応じて増設することも可能
であるし、トランジスタ10,11゜抵抗12.13を
省いて1個の電流出力端子とすることも可能である。
In addition, although three current output terminals are provided in FIG. 2, these can be added as needed, or the transistors 10 and 11 degrees and the resistors 12 and 13 can be omitted. It is also possible to provide multiple current output terminals.

第3図は本発明の別の実施例を示したもので、ここでは
トランジスタ1とトランジスタ1oの工らにトランジス
タ2とトランジスタ9のエミッタ電流密度がほぼ同じに
なる様に設定されている。
FIG. 3 shows another embodiment of the present invention, in which the structures of transistors 1 and 1o are set so that the emitter current densities of transistors 2 and 9 are approximately the same.

すなわち、(12)式において、 vBEl−vBE2=vBE10−vBE9  ”””
””””’(”)が成立するので、vBElとvBE2
の差電圧によるミスマツチングが解消される。
That is, in equation (12), vBEl-vBE2=vBE10-vBE9 """
Since “”””’(”) holds true, vBEl and vBE2
This eliminates mismatching caused by the voltage difference.

また、第3図の回路ではトランジスタ9のコレクタ電流
を出力電流として利用してい永いが、必要に応じて、出
力電流として取り出すことも出来る。
Furthermore, although the circuit shown in FIG. 3 has long used the collector current of the transistor 9 as the output current, it can also be taken out as the output current if necessary.

第4図もまた本発明の別の実施例を示す回路結線図で、
電流出力トランジスタ10,11.14のエミッタ面積
を3対2対2の広さに設定して出力端子Y2.Y3.Y
4 から取り出すことの出来る電流値を決めており、さ
らにトランジスタ9のコレクタ電流の半分の値の電流を
トランジスタ2のコレクタから、トランジスタ15によ
って吸い込む様に構成されている。また、基準電流のほ
ぼ3分の1の電流をトランジスタ1のペースにそのペー
スが接続されたトランジスタ16のコレクタから出力端
子Y0を介して取り出す様に構成されている。
FIG. 4 is also a circuit wiring diagram showing another embodiment of the present invention.
The emitter areas of the current output transistors 10, 11, and 14 are set to a ratio of 3:2:2, and the output terminals Y2. Y3. Y
The current value that can be taken out from the transistor 4 is determined, and furthermore, the transistor 15 is configured to draw a current half the collector current of the transistor 9 from the collector of the transistor 2. Further, it is configured so that a current approximately one-third of the reference current is taken out from the collector of the transistor 16 whose pace is connected to the pace of the transistor 1 via the output terminal Y0.

ところで、第2図、第3図、第4図に示した本発明の実
施例は、いずれも電流電圧が1vよりも低くなっても動
作するが、本発明の応用範囲は必らずしも1v以下の電
源電圧のもとで動作させるカレントミラー回路に限定さ
れる訳ではなく、第1図に示した従来のカレントミラー
回路に本発明を適用することによって、さらにマツチン
グ精度を向上させることも出来る。     −例えば
、D−Aコンバータなどにしばしば見られる様に微少基
準電流をもとにして、多くの出力端子に精度の良い定電
流出力を供給する場合には本発明のカレントミラー回路
を適用することにより、きわめて高いマツチング精度を
実現することが出来る。
By the way, the embodiments of the present invention shown in FIGS. 2, 3, and 4 all operate even when the current voltage is lower than 1V, but the scope of application of the present invention is not necessarily limited to this. The present invention is not limited to current mirror circuits that operate under a power supply voltage of 1 V or less, but the matching accuracy can be further improved by applying the present invention to the conventional current mirror circuit shown in Fig. 1. I can do it. -For example, the current mirror circuit of the present invention can be applied when supplying accurate constant current output to many output terminals based on a minute reference current, as is often seen in D-A converters. This makes it possible to achieve extremely high matching accuracy.

第6図は本発明の更に別の実施例として10ビツトのD
−Aコンバータ用のカレントミラー回路の構成例を示し
たもので、すでに説明した様に。
FIG. 6 shows a 10-bit D as yet another embodiment of the present invention.
- This shows an example of the configuration of a current mirror circuit for an A converter, as already explained.

トランジスタ1のエミッタ電流密度とトランジスタ10
,11.17,18,19,20,21 。
Emitter current density of transistor 1 and transistor 10
, 11.17, 18, 19, 20, 21.

22.23.24のエミッタ電流密度が同じになる様に
設定し、さらにトランジスタ2のエミッタ電流密度と、
トランジスタ9のエミッタ電流密度が同じになる様に設
定しておくことによって、それぞれのトランジスタのペ
ース・エミッタ間電圧の差を零にすることが出来、しか
もトランジスタ1およびトランジスタ2のペース電流は
トランジスタ6によって供給され、トランジスタ9〜1
1゜17〜24のベース電流はトランジスタ8によって
供給さ・れるので、基準入力電流の殆んどがトランジス
タ1のコレクタに供給され、出力端子Y2〜Y11から
非常にマツチング精度の良い出力電流を取り出すことが
出来る。
Set the emitter current densities of 22, 23, and 24 to be the same, and further set the emitter current density of transistor 2 and
By setting the emitter current densities of transistor 9 to be the same, the difference in voltage between the pace and emitter of each transistor can be made zero, and the pace current of transistor 1 and transistor 2 is set to be the same as that of transistor 6. and transistors 9-1
Since the base current of 1°17 to 24 is supplied by transistor 8, most of the reference input current is supplied to the collector of transistor 1, and output current with very good matching accuracy is taken out from output terminals Y2 to Y11. I can do it.

なお、第2図〜第5図に示した本発明の実施例では、い
ずれも出力トランジスタとしてPNP )ランジスタを
用いているが、これらをすべてNPNトランジズタに置
き換え、トランジスタ8,16などをP N P、 )
ランジスタに置き換えても同様の効果が期待出来ること
はいうまでもない。
In the embodiments of the present invention shown in FIGS. 2 to 5, PNP transistors are used as output transistors, but these are all replaced with NPN transistors, and transistors 8, 16, etc. are replaced with PNP transistors. , )
It goes without saying that the same effect can be expected even if replaced with a transistor.

以上をまとめると、本発明はコレクタ側から入力端子(
前述の実施例のXに相当)を介して基準電流が供給され
、エミッタが一方の給電線路に接続された第1のトラン
ジスタ(同1に相当)と、ベースが前記第1のトランジ
スタのベースに接続され、エミッタが抵抗(同7に相当
)を介して前記給電線路に接続された第2のトランジス
タ(同2に相当)と、前記第1および第2のトランジス
タと相補型であって、ペース電流が前記第2のトランジ
スタのコレクタから給電される第3のトランジスタ(同
8に相当)と、エミッタが前記第2のトランジスタのエ
ミッタに接続され、ベース電流が前記第3のトランジス
タのコレクタから給電される第4のトランジスタ(同9
に相当)を備えたことを特徴とするもので、実施例では
、さらに。
To summarize the above, the present invention can be applied from the collector side to the input terminal (
A reference current is supplied through the reference current (corresponding to a second transistor (corresponding to No. 2) whose emitter is connected to the feed line through a resistor (corresponding to No. 7), and a second transistor (corresponding to No. 2), which is complementary to the first and second transistors, a third transistor (corresponding to No. 8) whose current is supplied from the collector of the second transistor, whose emitter is connected to the emitter of the second transistor and whose base current is supplied from the collector of the third transistor; The fourth transistor to be
(equivalent to), and in the embodiment, further.

ベースが前記第4のトランジスタのベースに接続゛され
、エミッタが前記給電線路に接続された第5のトランジ
スタ(同1oに相当)と、ベースが前、記第4のトラン
ジスタのベースに接続され、エミッタが前記給電線路に
接続された第6のトランジスタ(同11に相当)、同様
構成の第7〜第14のトランジスタを備えている。
a fifth transistor (corresponding to 1o) whose base is connected to the base of the fourth transistor and whose emitter is connected to the feed line; and a fifth transistor whose base is connected to the base of the fourth transistor, The device includes a sixth transistor (corresponding to No. 11) whose emitter is connected to the power supply line, and seventh to fourteenth transistors having a similar configuration.

また、第2図の実施例では前記第4.第6.第6のトラ
ンジスタのコレクタから出力電流を取り出す様に構成さ
れているが、第3図の実施例では前記第4のトランジス
タのコレクタにはマイナス側給電線路Caから給電する
様に構成されている。
Further, in the embodiment of FIG. 2, the fourth. 6th. Although the configuration is such that the output current is taken out from the collector of the sixth transistor, in the embodiment shown in FIG. 3, the configuration is such that power is supplied to the collector of the fourth transistor from the negative power supply line Ca.

この様に本発明のカレントミラー回路は第2のトランジ
スタのコレクタ電流を相補型の第3のトランジスタのベ
ースに供給し、前記第3のトランジスタのコレクタ電流
を少なくとも第4のトランジスタのベース電流として供
給する様に構成されているので、きわめて低い電源電圧
のもとてマツチング精度を高めることが出来るだけでな
く、比較的高い電源電圧のもとで使用した場合にも、高
精度のマツチン・グを維持しつつ、少ない基準電流をも
とに多くの出力電流を得ることが出来るなど、大なる効
果誉奏するものである。
In this manner, the current mirror circuit of the present invention supplies the collector current of the second transistor to the base of the complementary third transistor, and supplies the collector current of the third transistor as the base current of at least the fourth transistor. This structure not only improves matching accuracy even with extremely low power supply voltages, but also enables high-precision matching even when used with relatively high power supply voltages. It has great effects, such as being able to obtain a large amount of output current based on a small reference current while maintaining the standard current.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を示す回路結線図、第2図、第3図、第
4図および第6図は、それぞれ本発明の各実施例に係る
カレントミラー回路の回路結線図である。 1.2,8,9,10,11.14〜24・・・・・・
トランジスタ、7・・・・・・抵抗、Ba ・旧・・プ
ラス側給電線路、Ca・・・・・・マイナス側給電線路
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 
1 図 ×y’、    Yz  Y3
FIG. 1 is a circuit connection diagram showing a conventional example, and FIGS. 2, 3, 4, and 6 are circuit connection diagrams of current mirror circuits according to each embodiment of the present invention. 1.2, 8, 9, 10, 11. 14-24...
Transistor, 7... Resistor, Ba - Old... Plus side power supply line, Ca... Minus side power supply line. Name of agent: Patent attorney Toshio Nakao and 1 other person
1 Figure xy', Yz Y3

Claims (2)

【特許請求の範囲】[Claims] (1)  コレクタ側から基準電流が供給され、エミッ
タが一方の給電線路に接続された第1のトランジスタと
、ベースが前記第1のトランジスタのペースに接続され
、エミッタが抵抗を介して前記給電線路に接続された第
2のトランジスタと、前記第1および第2のトランジス
タと相補型であって、ペース電流が前記第2のトランジ
スタのコレクタから給電される第3のトランジスタと、
エミッタが前記第2のトランジスタのエミッタに接続さ
れ、ベース電流が前記第3のトランジスタのコレクタか
ら給電される第4のトランジスタを備え、前記第4のト
ランジスタのコレクタから出力電流を取り出すように構
成したことを特徴とするカレントミラー回路。
(1) A first transistor to which a reference current is supplied from the collector side and whose emitter is connected to one of the feed lines, whose base is connected to the pace of the first transistor, and whose emitter is connected to the feed line through a resistor. a third transistor complementary to the first and second transistors, the pace current being supplied from the collector of the second transistor;
a fourth transistor having an emitter connected to the emitter of the second transistor and having a base current supplied from the collector of the third transistor, and configured to take out an output current from the collector of the fourth transistor. A current mirror circuit characterized by:
(2)  コレクタ側から基準電流が供給され、エミッ
タが一方の給電線路に接続された第1のトランジスタと
、ペースが前記第1のトランジスタのベースに接続され
、エミッタが抵抗を介して前記給電線路に接続された第
2のトランジスタと、前記第1および第′2のトランジ
スタと相補型であって、ベース電流が前記第2のトラン
ジスタのコレクタから給電される第3のトランジスタと
、エミッタが前記第2のトランジスタのエミッタに接続
され、ベース電流が前記第3のトランジスタのコレクタ
から給電される第4のトランジスタと、ペースが前記第
4のトランジスタのベースに接続され、エミッタが前記
給電線路に接続された第6のトランジスタを備え、前記
第4のトランジスタのコレクタには他方の給電線路から
給電するとともに、前記第6のトランジスタのコレクタ
から出力電流を取り出すように構成したことを特徴とす
るカレントミラー回路。
(2) A first transistor to which a reference current is supplied from the collector side and whose emitter is connected to one of the feed lines, and whose pace is connected to the base of the first transistor and whose emitter is connected to the feed line through a resistor. a third transistor which is complementary to the first and 'second transistors and whose base current is supplied from the collector of the second transistor; and whose emitter is connected to the collector of the second transistor; a fourth transistor connected to the emitter of the second transistor and having a base current supplied from the collector of the third transistor; a fourth transistor connected to the base of the fourth transistor and having an emitter connected to the feed line; A current mirror circuit comprising a sixth transistor configured to supply power to the collector of the fourth transistor from the other power supply line and to extract an output current from the collector of the sixth transistor. .
JP56197531A 1981-12-07 1981-12-07 Current mirror circuit Granted JPS5897911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56197531A JPS5897911A (en) 1981-12-07 1981-12-07 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56197531A JPS5897911A (en) 1981-12-07 1981-12-07 Current mirror circuit

Publications (2)

Publication Number Publication Date
JPS5897911A true JPS5897911A (en) 1983-06-10
JPH0352248B2 JPH0352248B2 (en) 1991-08-09

Family

ID=16376011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56197531A Granted JPS5897911A (en) 1981-12-07 1981-12-07 Current mirror circuit

Country Status (1)

Country Link
JP (1) JPS5897911A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3904976A (en) * 1974-04-15 1975-09-09 Rca Corp Current amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3904976A (en) * 1974-04-15 1975-09-09 Rca Corp Current amplifier

Also Published As

Publication number Publication date
JPH0352248B2 (en) 1991-08-09

Similar Documents

Publication Publication Date Title
JPH0770935B2 (en) Differential current amplifier circuit
JPS5897911A (en) Current mirror circuit
JPS6155284B2 (en)
JP2906461B2 (en) Temperature sensor circuit
JP2613944B2 (en) Current mirror circuit
JPS5899012A (en) Current mirror circuit
JPS58107706A (en) Current mirror circuit
JPH026684Y2 (en)
JPH0738981Y2 (en) Constant current source circuit
JPH0325269Y2 (en)
JP2716219B2 (en) Current mirror circuit
JPH067379Y2 (en) Reference voltage source circuit
JPH07112135B2 (en) Current amplifier circuit
JPH0744410B2 (en) Gain control circuit
JP2567145B2 (en) Compound current mirror circuit
JP2789926B2 (en) Full-wave rectifier circuit
JPH02218205A (en) Current/voltage converting circuit
JP3036084B2 (en) Constant voltage circuit
JPS592412A (en) Current mirror circuit
JPH0666044B2 (en) Integrated power supply
JPS6037809A (en) Complementary class b single ended push-pull amplifier circuit
JPS62107507A (en) Current mirror circuit
JPS634704A (en) Output circuit
JPH0476714A (en) Constant voltage generating circuit
JPS5854713A (en) Emitting flollower circuit