JPS5897899A - 集積回路用チツプケ−ス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 さらに詳しく言えば基板の両面に独立した入出力端子ピ
ン群を有する集積回路用チツプケースに関する。

従来、集積回路用チップケースは、第１図および第２図
に示すように入出力端子２が片面から引き出されていた
。

この場合、チップ３の集積度が上がり、入出力端子２の
本数が増加すると、ケース１の面積を広くするか（第３
図参照）、あるいは入出力端子２０間隔を狭くしなけれ
ばならなかった（第４図参照）。

ところが前者のケース１０面積を広くした場合、チップ
３から入出力端子２までの距離が長くなシ、遅延時間が
増加し、さらにプリント基板上の入出力端子２の占有面
積が大きくなシ実装効率が低下したり、また入出力端子
２の位置精度が良くガいと挿入困難になるという欠点が
あった。

一方後者の入出力端子２０間隔を狭くした場合は、プリ
ント基板上での入出力端子２の間を通過できるプリント
配線本数が減少し、配線率の低下をきたす等の欠点があ
った。

本発明の目的は、入出力端子数が増加しても集積回路用
チップケースの面積を広くしたりψあるいは入出力端子
間隔を狭くせずに、入出力端子が引き出せる集積回路用
チップケースを提供することにある。

前記目的を達成するために本発明による集積回路用チッ
プケースは、集積回路用チップケースにおいて、チップ
を搭載する基板の第１の面に突出するように設けられて
いる入出力端子ビン群と、前記基板の第２の面に突出す
るように設けられている入出力端子ビン群とを設けて構
成されている。

前記構成によれば、入出力端子ビンが基板の両面に独立
して設けられているので、入出力端子を増加することが
でき、本発明の目的は完全に達成できる。

次に本発明について図面を参照して詳細に説明する。

第５図、第６図は本発明による集積回路用チップケース
の実施例を示す斜視図および平面図である。

集積回路用のチップケースｌの第１の面に多数本の入出
力端子ビン２を植立させ、第２の面にも多数本の入出力
端子ビン４を、それぞれ独立に植立させている。

第７図、第８図は、本発明によるチップケースの入出力
端子ビンを詳細に示した部分断面図でおる。　第７図で
は、集積回路用のチップケース１の第１の面に設けられ
、チップ３と接続された接続導体５ａに入出力端子ビン
２が植立され、第２の面に鹸けられ同じくチップ３と接
続され九接続導体５ｂに入出力端子ビン番が植立された
例が示されている。

第８図の例では、チップケース１の第１の面に設けられ
た接続導体５ａには、ケース１を貫通して第２の面に突
設された入出力端子ビン４に接続され、第２の面に設け
られた接続導体５ｂにはケース１を貫通して第１の面に
突設された入出力ピン２に接続されている。

この例のようにすれば、入出力端子ビン２．４のケース
１への嵌合部分が長くとれビン９固定が確実になシ、ま
た第１および第２の面に設けられた接続導体５ｍ、Ｓｂ
間の接続も前記ピンにょシ容易に行なうことができる。

本発明は以上詳しく説明したように・基板両面に独立し
た入出力端子を引き出すことにより、集積回路用チップ
ケースの面積の増加あるいは入出力端子間隔の減少をき
たさずに、入出力端子を増加することができ、なおかつ
挿入が容易である等の効果がある。

【図面の簡単な説明】

第１図は従来の集積回路用チップケースの斜視図、第２
図は同平面図、第３図は面積を広くした場合のチップケ
ースの平面図、第４図は入出力端子間隔を狭くした場合
のチップケースの平面図、第５図は本発明による集積回
路用チップケースの一実施例を示す斜視図、第６図は同
平面図、第７０、第８図はそれぞれ入出力端子部の部分
断面図でおる。 １・・・集積回路用チップケース ２．４・・・入出力端子 ３・・・集積回路チップ ５ｍ、５ｂ・・・接続導体 特許出願人　日本電気株式会社 代理人弁理士　井　ノ　ロ　　　　壽 ２３図 才４図 才５図 才６ｒＡ オフ図　　　　才８図

Claims (1)

【特許請求の範囲】
1. 一　集積回路用チップケースにおいて、チップを搭載す
   る基板の第１の面に突出するように設けられている入出
   力端子ビン群と、前記基板の第２の面に突出するように
   設けられている入出力端子ビン群とを設けて構成したこ
   とを特徴とする集積回路用チップケース。