JPS5890806A - Ｆｅｔ混合回路 - Google Patents
Ｆｅｔ混合回路Info
- Publication number
- JPS5890806A JPS5890806A JP19002181A JP19002181A JPS5890806A JP S5890806 A JPS5890806 A JP S5890806A JP 19002181 A JP19002181 A JP 19002181A JP 19002181 A JP19002181 A JP 19002181A JP S5890806 A JPS5890806 A JP S5890806A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- matching circuit
- circuit
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電界効果型トランジスタ（以下ＦＩＴという
）を用いた混合回路に関するもので、高周波帯又はマイ
クロ波帯における安定動作を目的とする。
）を用いた混合回路に関するもので、高周波帯又はマイ
クロ波帯における安定動作を目的とする。
トランジスタを用いた混合回路は、ダイオードを用いた
ものに比較して、変換利得を有する特徴を持ち、特に歪
の点からは、バイポーラトランジスタよりもＦＩＴＯ方
が有利で数多く用いられている。
ものに比較して、変換利得を有する特徴を持ち、特に歪
の点からは、バイポーラトランジスタよりもＦＩＴＯ方
が有利で数多く用いられている。
特にマイクロ波帯では、シリコンよりも砒化ガリウムを
用いたＦＥＴ０方が高い周波数まで利用出来る。また入
力信号と局部発振信号の分離度が高く、入力回路も簡単
に構成できるという利点から、入力ゲート構造が二重の
ＦＩＴ素子を用いて混合回路を設計する場合が多い。
用いたＦＥＴ０方が高い周波数まで利用出来る。また入
力信号と局部発振信号の分離度が高く、入力回路も簡単
に構成できるという利点から、入力ゲート構造が二重の
ＦＩＴ素子を用いて混合回路を設計する場合が多い。
二重ゲート構造を用いたＦｌ！Ｔ混合回路の従来例を第
１図に示す。同図において、ゲート電極Ｇ１およびＧ２
を有する二重ゲートＦＥＴ１に、受信信号は端子２から
、局部発振器からの信号は端子３からそれぞれ加えられ
、混合後のＩＦ高出力端子４から取り出される。
１図に示す。同図において、ゲート電極Ｇ１およびＧ２
を有する二重ゲートＦＥＴ１に、受信信号は端子２から
、局部発振器からの信号は端子３からそれぞれ加えられ
、混合後のＩＦ高出力端子４から取り出される。
６は入力信号に対する整合回路、６は局発信号に対する
整合回路、７はＩＦ出力信号に対する整合回路、８およ
び９は、ゲート電極Ｇ３＋ ゲート電極Ｇ２に直流バイ
アス電圧を供給するチョークコイル素子である。
整合回路、７はＩＦ出力信号に対する整合回路、８およ
び９は、ゲート電極Ｇ３＋ ゲート電極Ｇ２に直流バイ
アス電圧を供給するチョークコイル素子である。
上記の回路において、砒化ガリウムを用いたＦＩＴのゲ
ート電極Ｇ−１，Ｇ２の高周波インピーダンスの値は大
きくなるため、必然的にチョークコイル８，９のリアク
タンス値も大きくしなければならない。
ート電極Ｇ−１，Ｇ２の高周波インピーダンスの値は大
きくなるため、必然的にチョークコイル８，９のリアク
タンス値も大きくしなければならない。
この結果チョークコイルの誘導成分と、回路の浮遊容量
成分とによって、共振回路が構成され。
成分とによって、共振回路が構成され。
発振現象等が生じ易く、混合回路として非常に不安定な
動作をする場合が多かった。
動作をする場合が多かった。
本発明は上記の欠点を除去し、安定な動作を行なうこと
ができるＦＩＣＴ混合回路を提供するものである。以下
図面を用いてその一実施例を詳細に説明する。
ができるＦＩＣＴ混合回路を提供するものである。以下
図面を用いてその一実施例を詳細に説明する。
第２図は本発明の原理構成を示す図である。同図におい
て、１はゲー） Ｇ１． Ｇ２を有するＦＩＥＴ。
て、１はゲー） Ｇ１． Ｇ２を有するＦＩＥＴ。
１ｏは入力信号源とゲート電極０１のインピーダンスを
整合させる直流通過型整合回路、１１は局発信号源とゲ
ート電極Ｇ２のインピーダンスヲ整合させる直流通過型
整合回路であり、１２．１３は直流通過型整合回路を介
して、ゲート電極Ｇ１゜Ｇ２ に直流バイアス電圧を供
給するチョークコイルである。
整合させる直流通過型整合回路、１１は局発信号源とゲ
ート電極Ｇ２のインピーダンスヲ整合させる直流通過型
整合回路であり、１２．１３は直流通過型整合回路を介
して、ゲート電極Ｇ１゜Ｇ２ に直流バイアス電圧を供
給するチョークコイルである。
整合回路１ｏおよび１１からゲート電極Ｇ１およびＧ２
を見たインピーダンスは、伝送ラインの基準インピーダ
ンス５ｏΩ近傍に整合されており。
を見たインピーダンスは、伝送ラインの基準インピーダ
ンス５ｏΩ近傍に整合されており。
ゲート電極のインピーダンス値に比較して、著しく低イ
ンピーダンスに変換されている。
ンピーダンスに変換されている。
従ってチョークコイル１２．１３のりアクタンス値は、
基準インピーダンス６ｏΩに対して、高々数倍程度の値
さえあれば良く、従来の回路におけるチョークコイルの
リアクタンス値に比較して著しく低いリアクタンス値の
チョークコイルで混合回路が実現できる。
基準インピーダンス６ｏΩに対して、高々数倍程度の値
さえあれば良く、従来の回路におけるチョークコイルの
リアクタンス値に比較して著しく低いリアクタンス値の
チョークコイルで混合回路が実現できる。
この結果従来の構成で見られた発振等の不安定動作が解
消され、かつ出力ＩＦ周波数に対して。
消され、かつ出力ＩＦ周波数に対して。
端子２．３からゲート電極Ｇ＋、Ｇ２を見たインピーダ
ンスはチョークコ・イルにより等価的にアース面に接地
されるので、混合回路として、良好な特性を実現できる
。
ンスはチョークコ・イルにより等価的にアース面に接地
されるので、混合回路として、良好な特性を実現できる
。
第３図は砒化ガリウム二重ゲー）ＦＩＥＴを用いた。２
ＧＨ２帯における本発明の一実施例を示すものである。
ＧＨ２帯における本発明の一実施例を示すものである。
ゲート電極Ｇ１． Ｇ２における直流通過型整合回路１
４．１５としては、ともにＴ型の低域通過型構成とし、
信号周波数および局発周波数の高次成分をカットしかつ
ゲートインピーダンス値を信号源インピーダンスの６ｏ
Ωに整合する。
４．１５としては、ともにＴ型の低域通過型構成とし、
信号周波数および局発周波数の高次成分をカットしかつ
ゲートインピーダンス値を信号源インピーダンスの６ｏ
Ωに整合する。
第４図にゲート電極Ｇ１のインピーダンス値ム点が整合
回路１４によｐｔｓｏΩに変換される様子をスミスチャ
ートを用いて示す。
回路１４によｐｔｓｏΩに変換される様子をスミスチャ
ートを用いて示す。
また第３図において、直流バイアス電圧供給用チョーク
コイル１６．１７は１例えば特性インピーダンスＺｏ＝
１０００の分布定数線路（マイクロストリップライン）
で構成する。
コイル１６．１７は１例えば特性インピーダンスＺｏ＝
１０００の分布定数線路（マイクロストリップライン）
で構成する。
この時先端を容量で等価的に接地された分布定数線路の
りアクタンス値は次式で与えられる０Ｘｏ＝ｊＺｏ７（
βＥ）・・・・・・・・・・・・・・・・・・・・・・
・・・・・（１）（１）式において Ｚｏ：線路の特性インビニダンス ｌ ：線路長 である。
りアクタンス値は次式で与えられる０Ｘｏ＝ｊＺｏ７（
βＥ）・・・・・・・・・・・・・・・・・・・・・・
・・・・・（１）（１）式において Ｚｏ：線路の特性インビニダンス ｌ ：線路長 である。
今（１）式におけるリアクタンス値Ｘｏを６０Ωの６倍
である２６０Ωに設定し、 線路の特性インピーダンス Ｚｏ＝１０００使用周波数
ｆ ＝ ２０００ＭＨｚとすれば、チ
ョークとして必要な分布定数線路の線路長は次式で与え
られ、はぼｌ ＝ ２８ ｍ１１１１になる０ ２６０＝１００・ｔａＩＩ（Ｔ−１）・・・・・・・・
・・・・・・・・・（２）λ−二波長 波長短縮率６側根度の基板を使用すれば線路長１ ＝
１７ ｍ／ｍ 程度の長さのチョークコイルが実現で
きる。
である２６０Ωに設定し、 線路の特性インピーダンス Ｚｏ＝１０００使用周波数
ｆ ＝ ２０００ＭＨｚとすれば、チ
ョークとして必要な分布定数線路の線路長は次式で与え
られ、はぼｌ ＝ ２８ ｍ１１１１になる０ ２６０＝１００・ｔａＩＩ（Ｔ−１）・・・・・・・・
・・・・・・・・・（２）λ−二波長 波長短縮率６側根度の基板を使用すれば線路長１ ＝
１７ ｍ／ｍ 程度の長さのチョークコイルが実現で
きる。
この時混合回路の出力ＩＦ屑波数が１ｏΩＭｔｌｚとす
れば、ＩＰ周波数で見た分布定数線路のインピーダンス
は次式で示される。
れば、ＩＰ周波数で見た分布定数線路のインピーダンス
は次式で示される。
Ｘｏ ＝ｊ １００ｔｍ （−Ｔ−１）１０００ Ｍｔ
ｌｚ （７）波長：３０００ｍ／ｍ＝ｊＯ０１Ω ・
・・・・・・・・・・・・・・・・・・・・・・・・・
・（３）従って（３）式かられかるように、１１周波数
で見た入力ゲート電極Ｇ１および０２のインピーダンス
は分布定数線路型チョークコイルによって等制約にアー
ス電位に接地されたことになり、混合回路として良好な
インピーダンス特性となる。
ｌｚ （７）波長：３０００ｍ／ｍ＝ｊＯ０１Ω ・
・・・・・・・・・・・・・・・・・・・・・・・・・
・（３）従って（３）式かられかるように、１１周波数
で見た入力ゲート電極Ｇ１および０２のインピーダンス
は分布定数線路型チョークコイルによって等制約にアー
ス電位に接地されたことになり、混合回路として良好な
インピーダンス特性となる。
一方従来の構成ではゲート電極の入力インピーダンスが
１にΩと仮定すれば、必要とするチョークのりアクタン
ス値は、１にΩの６倍である６にΩになる。上記チョー
クを特性インピーダンスＺＯ＝１ｏＯΩの分布定数線路
で実現すると、必要な線路長は（４）式で与えられ、は
ぼｌ ＝ ３７ ｍ１ｍになる０ 本実施例と従来例を（２＋ 、 （４１式によって比軟
すると、チョークのりアクタンス値は−に低減でき、０ チョークの線路長は２〜３割短縮することができるＯ 以上のように５本発明によれば、二重ゲートＦΣＴ混合
回路において、第１のゲート電極および第２のゲート電
極に直流通過型の入力整合回路を設け、ゲート電極の直
流バイアスを上記入力整合回路を介して供給するように
ｌ〜たものでゲートの直流バイアス供給用チョークコイ
ルのりアクタンス値を従来例に比較して著しく低減でき
、コイル長もしくは分布定数線路長を短縮、小型化でき
かつ発振等の不安定動作を解消し、良好な混合器動作を
可能にするものであり、その実用的効果は大である。
１にΩと仮定すれば、必要とするチョークのりアクタン
ス値は、１にΩの６倍である６にΩになる。上記チョー
クを特性インピーダンスＺＯ＝１ｏＯΩの分布定数線路
で実現すると、必要な線路長は（４）式で与えられ、は
ぼｌ ＝ ３７ ｍ１ｍになる０ 本実施例と従来例を（２＋ 、 （４１式によって比軟
すると、チョークのりアクタンス値は−に低減でき、０ チョークの線路長は２〜３割短縮することができるＯ 以上のように５本発明によれば、二重ゲートＦΣＴ混合
回路において、第１のゲート電極および第２のゲート電
極に直流通過型の入力整合回路を設け、ゲート電極の直
流バイアスを上記入力整合回路を介して供給するように
ｌ〜たものでゲートの直流バイアス供給用チョークコイ
ルのりアクタンス値を従来例に比較して著しく低減でき
、コイル長もしくは分布定数線路長を短縮、小型化でき
かつ発振等の不安定動作を解消し、良好な混合器動作を
可能にするものであり、その実用的効果は大である。
第１図は従来のＦＩＴ混合回路の結線図、第２図は本発
明の一実施例におけるＦＩＴ混合回路の結線図、第３図
はその具体構成例を示す結線図、第４図は同混合回路の
動作を示すスミスチャートである。 １・・・・・・二重ゲートＦＩＴ、７・・・・・・ＩＦ
出力信号に対する整合回路、１０．１１・・・・・・直
流通過型整合回路％１２．１３・・・・・・チョークコ
イル０代理人の氏名 弁理士 中 尾 敏 男 ほか１
名第１図
明の一実施例におけるＦＩＴ混合回路の結線図、第３図
はその具体構成例を示す結線図、第４図は同混合回路の
動作を示すスミスチャートである。 １・・・・・・二重ゲートＦＩＴ、７・・・・・・ＩＦ
出力信号に対する整合回路、１０．１１・・・・・・直
流通過型整合回路％１２．１３・・・・・・チョークコ
イル０代理人の氏名 弁理士 中 尾 敏 男 ほか１
名第１図
Claims (1)
- 二重ゲート構造のＦＩＴを有し、第１のゲートには受信
用高周波信号を受け、 第２のゲートには、局部発振
器からの信号を注入し５両者の周波数の和、又は差ある
いはこれらの整数倍の信号を取り出すように構成され、
上記第１のゲート電標および第２のゲート電極に直流通
過型の入力整合回路を設け、ゲート電極の直流バイアス
を上記入力整合回路を介して、供給するように構成した
ことを特徴とするＦＥＴ混合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19002181A JPS5890806A (ja) | 1981-11-26 | 1981-11-26 | Ｆｅｔ混合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19002181A JPS5890806A (ja) | 1981-11-26 | 1981-11-26 | Ｆｅｔ混合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890806A true JPS5890806A (ja) | 1983-05-30 |
| JPS6325725B2 JPS6325725B2 (ja) | 1988-05-26 |
Family
ID=16251047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19002181A Granted JPS5890806A (ja) | 1981-11-26 | 1981-11-26 | Ｆｅｔ混合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890806A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122103A (ja) * | 1982-12-28 | 1984-07-14 | Nec Corp | Ｆｅｔミキサ |
| JPS59131205A (ja) * | 1983-01-17 | 1984-07-28 | Nec Corp | デユアルゲ−トｆｅｔミキサ |
| US5444399A (en) * | 1992-09-11 | 1995-08-22 | Somitomo Electric Industries, Ltd. | Mixer circuit |
| US5602501A (en) * | 1992-09-03 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mixer circuit using a dual gate field effect transistor |
| JP2007274040A (ja) * | 2006-03-30 | 2007-10-18 | Nec Corp | ハーモニックミキサ回路 |
| JP2009124679A (ja) * | 2007-10-23 | 2009-06-04 | Toshiba Corp | ミキサ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950809A (ja) * | 1972-09-18 | 1974-05-17 | ||
| JPS56105913U (ja) * | 1980-01-16 | 1981-08-18 |
-
1981
- 1981-11-26 JP JP19002181A patent/JPS5890806A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950809A (ja) * | 1972-09-18 | 1974-05-17 | ||
| JPS56105913U (ja) * | 1980-01-16 | 1981-08-18 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122103A (ja) * | 1982-12-28 | 1984-07-14 | Nec Corp | Ｆｅｔミキサ |
| JPS59131205A (ja) * | 1983-01-17 | 1984-07-28 | Nec Corp | デユアルゲ−トｆｅｔミキサ |
| US5602501A (en) * | 1992-09-03 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mixer circuit using a dual gate field effect transistor |
| US5444399A (en) * | 1992-09-11 | 1995-08-22 | Somitomo Electric Industries, Ltd. | Mixer circuit |
| JP2007274040A (ja) * | 2006-03-30 | 2007-10-18 | Nec Corp | ハーモニックミキサ回路 |
| JP2009124679A (ja) * | 2007-10-23 | 2009-06-04 | Toshiba Corp | ミキサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325725B2 (ja) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0690568A1 (en) | Frequency translated filter | |
| JP2001516984A (ja) | 接地され直列に接続されたスタックｆｅｔ対を備えたトーテムポール混合器 | |
| JPH07120897B2 (ja) | 周波数二倍化発振器とこの発振器を内蔵するヘテロダイン回路 | |
| GB2219704A (en) | Double balanced mixers | |
| US4401952A (en) | Microwave switched amplifier/multiplier | |
| US4783638A (en) | Frequency doubling oscillator working at ultra-high frequencies | |
| KR20010106456A (ko) | 반도체 회로 | |
| JPH0452642B2 (ja) | ||
| US4449245A (en) | High gain balanced mixer | |
| US4518931A (en) | Transistor oscillator/frequency doubler with optimized harmonic feedback | |
| JPH1070481A (ja) | 中間周波数信号発生装置、周波数変換装置、送信装置、受信装置及び送、受信装置 | |
| JPS5890806A (ja) | Ｆｅｔ混合回路 | |
| JPS62110306A (ja) | マイクロ波受信機 | |
| EP0196098A2 (en) | Broadband Amplifier/Mixer | |
| US3921056A (en) | Frequency multiplier circuit | |
| US4176332A (en) | Frequency multiplier | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| JPH0469444B2 (ja) | ||
| JPH07176953A (ja) | マイクロ波発振器 | |
| US4277764A (en) | Microwave transistor stabilization circuit | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JP2002314340A (ja) | 高周波回路及びそれを用いた通信装置 | |
| JPS62296604A (ja) | プッシュプッシュ誘電型共振発振回路 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH0712144B2 (ja) | マイクロ波アナログ分周器 |