JPS5890250A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS5890250A JPS5890250A JP18951781A JP18951781A JPS5890250A JP S5890250 A JPS5890250 A JP S5890250A JP 18951781 A JP18951781 A JP 18951781A JP 18951781 A JP18951781 A JP 18951781A JP S5890250 A JPS5890250 A JP S5890250A
- Authority
- JP
- Japan
- Prior art keywords
- request
- register
- information
- priority
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、情報処理装置に関し、特に下位装置からの多
種要求の優先選択機能全演算処理回路に持たせ、これを
共用することにより、論理の減少と処理速度の向上全可
能にした情報処理装置に関するものである。
種要求の優先選択機能全演算処理回路に持たせ、これを
共用することにより、論理の減少と処理速度の向上全可
能にした情報処理装置に関するものである。
従来、下位装置からの多種な要因ごとに、多数の要求全
処理する機・能全備えた情報処理装置においては、それ
らの要求の優先順位にもとづいてす（理すべき１つの要
求全形択しなければならない。
処理する機・能全備えた情報処理装置においては、それ
らの要求の優先順位にもとづいてす（理すべき１つの要
求全形択しなければならない。
例えば、割込要因の要求の種類には、（１）電源異常や
パリティ・エラー等の計算機の誤動作、故障、■）オペ
レータの操作やタイマ等による要求（外部信号）、（３
）工１０ からのン゛求（工１０信号）、（Ａ−）プロ
グラム自身が出す割り込み（スーパバイザ・コール）、
（５）演算結果によるオーバフロー、特権命令、割算誤
り等のプログラノ・の誤りによる割込要求があるが、情
報処理袋）Ｈはこれらの要因の優先蒼択のためにマスク
・レジスタ、エンコーダ全用いて１つの割り込み要求を
取り出し、処理を行う。
パリティ・エラー等の計算機の誤動作、故障、■）オペ
レータの操作やタイマ等による要求（外部信号）、（３
）工１０ からのン゛求（工１０信号）、（Ａ−）プロ
グラム自身が出す割り込み（スーパバイザ・コール）、
（５）演算結果によるオーバフロー、特権命令、割算誤
り等のプログラノ・の誤りによる割込要求があるが、情
報処理袋）Ｈはこれらの要因の優先蒼択のためにマスク
・レジスタ、エンコーダ全用いて１つの割り込み要求を
取り出し、処理を行う。
その他にも、種々の要因ごとに、多数の要求の中から優
先順位にしたがい１つ”ｔＭ択する場合があり、情報処
理装置は、要因ごとにそれぞれ第１図に示すような優先
選４Ｒ論理を設けている。
先順位にしたがい１つ”ｔＭ択する場合があり、情報処
理装置は、要因ごとにそれぞれ第１図に示すような優先
選４Ｒ論理を設けている。
すなわち、第１図においては、要求保持レジスタ２に保
持された下位装置からの１つの要因中、多数の要求全、
アンド・ゲート７で要因マスク・しジスタ１のあらかじ
め設定した内容１８によりマスクし、得られた受は付は
可能な要求のみエンコーダ３に入力する。エンコーダ３
け、例えばダイオード・マ） ＩＪクス等で構成され、
Ｎ個の入力端子とＭ個の出力端子（ただし、Ｍ−７ｏｇ
２Ｎ）の組み合わせ回路であって、１つの入力端子に信
号が入力すると、その端子に関連したコードを表す信号
Ｙ、 Ｍ個の出力端子に与える。これによって、最も優
先順位の高い要求に対応するコード６がワーク・レジス
タキから与えられ、エンコーダ３からはコンディション
信号゛５が与えられるわりであるが、情報処理装置に接
続される下位装置から多種の要求要因がある場合には、
第１図に示す優先選択論理が要因ごとに多数組み込まれ
るため、それによりハード′ウェアか増加するとともに
、処理の複雑さが伴う。さらに、従来の優先選択論理で
は、下位装置からの要求、要因の追加、あるいは優先順
位の変更等、選択論理の変更が生じた場合、ノ・−ドウ
エアの追加あるいは変更が避けられず、またそれに伴う
プログラムの変りｙにもかなりの影響を及ｔ’ｉ、ず等
、柔軟性、融通性に欠【つるという問題かある。
持された下位装置からの１つの要因中、多数の要求全、
アンド・ゲート７で要因マスク・しジスタ１のあらかじ
め設定した内容１８によりマスクし、得られた受は付は
可能な要求のみエンコーダ３に入力する。エンコーダ３
け、例えばダイオード・マ） ＩＪクス等で構成され、
Ｎ個の入力端子とＭ個の出力端子（ただし、Ｍ−７ｏｇ
２Ｎ）の組み合わせ回路であって、１つの入力端子に信
号が入力すると、その端子に関連したコードを表す信号
Ｙ、 Ｍ個の出力端子に与える。これによって、最も優
先順位の高い要求に対応するコード６がワーク・レジス
タキから与えられ、エンコーダ３からはコンディション
信号゛５が与えられるわりであるが、情報処理装置に接
続される下位装置から多種の要求要因がある場合には、
第１図に示す優先選択論理が要因ごとに多数組み込まれ
るため、それによりハード′ウェアか増加するとともに
、処理の複雑さが伴う。さらに、従来の優先選択論理で
は、下位装置からの要求、要因の追加、あるいは優先順
位の変更等、選択論理の変更が生じた場合、ノ・−ドウ
エアの追加あるいは変更が避けられず、またそれに伴う
プログラムの変りｙにもかなりの影響を及ｔ’ｉ、ず等
、柔軟性、融通性に欠【つるという問題かある。
また、情報処理装置にお４−する周辺−倫理のＬＳ王化
を考えた場合、従来の優先′Ｉ′Ｔ１メ択１ｉｌ・〜理
の柔軟性の無さが、入出力情報の増加、つまり入出力ピ
ン数の増加？もたらし、そのことがＴＪ ＳＩ化全全行
ときのネックになっている。
を考えた場合、従来の優先′Ｉ′Ｔ１メ択１ｉｌ・〜理
の柔軟性の無さが、入出力情報の増加、つまり入出力ピ
ン数の増加？もたらし、そのことがＴＪ ＳＩ化全全行
ときのネックになっている。
本発明の目的は、これら従来の問題全解決するため、優
先選択７Ｑ理のためのハードウェア量の大幅な減少と、
多種要因の優先選択の際の柔軟性と、処理速度の向上を
祖゛ることが可能な情報処理装置全提供することにある
。
先選択７Ｑ理のためのハードウェア量の大幅な減少と、
多種要因の優先選択の際の柔軟性と、処理速度の向上を
祖゛ることが可能な情報処理装置全提供することにある
。
上記目的全達成するため、本発明の情報処理装置は、他
装置からの多種の要求要因に対し優先順位にしたがって
処理全行う情報処理装置において、マスクおよびエンコ
ード等の優先選択処理全行えた演算処理ユニットと、多
棟の要求要因およびマスク情報全保持するレジスタある
いはメモリＴｈｅ？け、該レジスタあるいはメモリから
上記演算処理ユニット全共用することにより各要因ごと
に要求の優先選択処理全行うこと全特徴としている。
装置からの多種の要求要因に対し優先順位にしたがって
処理全行う情報処理装置において、マスクおよびエンコ
ード等の優先選択処理全行えた演算処理ユニットと、多
棟の要求要因およびマスク情報全保持するレジスタある
いはメモリＴｈｅ？け、該レジスタあるいはメモリから
上記演算処理ユニット全共用することにより各要因ごと
に要求の優先選択処理全行うこと全特徴としている。
以下、第２図により、本発明の詳細な説明する。
第２図において、多種にわたる下位装置からの要求が要
因ごとにレジスタ１１８Ｌ〜１１□ に保持され、一方
要因ごとのマスク情報かワーク・レジスタ９あるいはメ
モリ８にあらかじめセットされる。要因保持レジスタ１
１ａ〜１１ｎの内容はバス１６全介し７て、演算処理ユ
ニット４の入力レジスタ１３に転送されるとともに、マ
スク全保持するワーク・レジスタ９およびメモリ８の内
容は、一方がセレクタＩＯＫより選択されて演算処理ユ
ニット牛の他方の入力レジスタ１２に転送される。
因ごとにレジスタ１１８Ｌ〜１１□ に保持され、一方
要因ごとのマスク情報かワーク・レジスタ９あるいはメ
モリ８にあらかじめセットされる。要因保持レジスタ１
１ａ〜１１ｎの内容はバス１６全介し７て、演算処理ユ
ニット４の入力レジスタ１３に転送されるとともに、マ
スク全保持するワーク・レジスタ９およびメモリ８の内
容は、一方がセレクタＩＯＫより選択されて演算処理ユ
ニット牛の他方の入力レジスタ１２に転送される。
演算処理ユニット１４は、通常の加算、論理積、論理和
等の機能に加えて、入力レジスタ１２．１３からの人力
データｒ対し、演算、つまり倫理積演算全行った結果金
、さらにエンコードする機能全基本１能として備えてい
る。演算処理１ニツト１４の演算およびエンコードの処
理結果は、アキュムレータ１５にセットされ、また演算
処理ユニット１４からテスト・コンディション情報１゛
γが出力される。
等の機能に加えて、入力レジスタ１２．１３からの人力
データｒ対し、演算、つまり倫理積演算全行った結果金
、さらにエンコードする機能全基本１能として備えてい
る。演算処理１ニツト１４の演算およびエンコードの処
理結果は、アキュムレータ１５にセットされ、また演算
処理ユニット１４からテスト・コンディション情報１゛
γが出力される。
多種にわたる下位装置からの要求を要因ごとに保持して
いるレジスタ１１１Ｌ〜１］、４ のうち、１つの要
因が処理対象として選択されると、バス１６を介して入
力レジスタ１３にセットされ、一方、その要因に対応す
るマスク情報がセレクタ１０に選択されて入力レジスタ
］２にセットされる。
いるレジスタ１１１Ｌ〜１］、４ のうち、１つの要
因が処理対象として選択されると、バス１６を介して入
力レジスタ１３にセットされ、一方、その要因に対応す
るマスク情報がセレクタ１０に選択されて入力レジスタ
］２にセットされる。
このとき、マスク情報は、メモリ８からの直接データ、
あるいは間接アドレシングによるデータ指定、あるいは
レジスタのデータ指定等のいずれによっても与えること
ができ、通常の演算に際して行われる方法をそのまま用
いればよい。
あるいは間接アドレシングによるデータ指定、あるいは
レジスタのデータ指定等のいずれによっても与えること
ができ、通常の演算に際して行われる方法をそのまま用
いればよい。
要求情報全保持する入力レジスタ１３とマスク情報を保
持する入力レジスタ１２の２人力に対して、演算処理ユ
ニット１４で論理積をとり、その結果として得られた受
は付は可能な下位装置からの要求情報のエンコード全行
うことにより、最も優先順位の高い要求コードがアキュ
ムレータ１５にセットされる。
持する入力レジスタ１２の２人力に対して、演算処理ユ
ニット１４で論理積をとり、その結果として得られた受
は付は可能な下位装置からの要求情報のエンコード全行
うことにより、最も優先順位の高い要求コードがアキュ
ムレータ１５にセットされる。
例えば、第２図の各レジスタの内容で示すように、多数
の要求保持レジスタ］−１ａ〜１几の中から、保持レジ
スタ１１ａが選択され、そのビット幅を８ビツト（要求
１．要求２．・・・、要求６）とし、レジスタ１１ａ
の内容が（ｃ＋４．）０．、つまり要求３．要求７．
要求８が“１″、残りがすべて°°０”′であり、壕だ
マスク・レジスタ９の内容が（ＦＯ） １６つまり、要
求５から要求８までが°゛１°′、残りがすべて０″の
場合、この２つのレジスタ１１．．９の内容の論理積を
とると、要求７．要求８のみが受は付は可能な値（Ｃｏ
）１６となる。さらに、演算処理ユニット１４では、論
理積の結果（００）、６をエンコードすることにより、
最も優先順位の高い要求コード（０７）□６がアキュム
レータ１５に得られる。なお、第２図の例では、要求コ
ードとして、要求要因のレジスタ内における２のφ宋音
用いている。つまり、要求７が選択されたことになる。
の要求保持レジスタ］−１ａ〜１几の中から、保持レジ
スタ１１ａが選択され、そのビット幅を８ビツト（要求
１．要求２．・・・、要求６）とし、レジスタ１１ａ
の内容が（ｃ＋４．）０．、つまり要求３．要求７．
要求８が“１″、残りがすべて°°０”′であり、壕だ
マスク・レジスタ９の内容が（ＦＯ） １６つまり、要
求５から要求８までが°゛１°′、残りがすべて０″の
場合、この２つのレジスタ１１．．９の内容の論理積を
とると、要求７．要求８のみが受は付は可能な値（Ｃｏ
）１６となる。さらに、演算処理ユニット１４では、論
理積の結果（００）、６をエンコードすることにより、
最も優先順位の高い要求コード（０７）□６がアキュム
レータ１５に得られる。なお、第２図の例では、要求コ
ードとして、要求要因のレジスタ内における２のφ宋音
用いている。つまり、要求７が選択されたことになる。
また、同時に、演算処理ユニツ）１４から演算処理結果
のコンディション情報１７が得られ、それらの情＠１７
のうちのＡＬＵゼロ、ＡＬＵノット・ゼロにより下位装
置からの要求の有無の判定全行うことかできる。例えば
、要因ごとに要求の優先選択処ＩＩ全演算処理ユニット
１４において行っても、全く要求が立っていない場合に
は、アキュムレータ１５の内容Ｖζかかわらず、コンデ
ィション情報１７としてＡ Ｌ Ｕゼロが得られる。
のコンディション情報１７が得られ、それらの情＠１７
のうちのＡＬＵゼロ、ＡＬＵノット・ゼロにより下位装
置からの要求の有無の判定全行うことかできる。例えば
、要因ごとに要求の優先選択処ＩＩ全演算処理ユニット
１４において行っても、全く要求が立っていない場合に
は、アキュムレータ１５の内容Ｖζかかわらず、コンデ
ィション情報１７としてＡ Ｌ Ｕゼロが得られる。
さらに、アキュムレータ１５に得られるエンコードされ
た要求コードおにび演算処理結果のコンディション情報
１７全、要求処理への１０．接アドレス・データ、ある
いは要求判定ブランチのためのモディファイ・データ、
さらにζ１要求処理用の各種テーブル・ザーチのための
データとして使用することができ、データ・バス１９’
を介して所望のレジスタ等に直接転送することが可能で
ある。したがって、要求の選択処理の転送経路として、
演算処理ユニット１４の出力バス以外の特別な経路を設
ける必要がない。
た要求コードおにび演算処理結果のコンディション情報
１７全、要求処理への１０．接アドレス・データ、ある
いは要求判定ブランチのためのモディファイ・データ、
さらにζ１要求処理用の各種テーブル・ザーチのための
データとして使用することができ、データ・バス１９’
を介して所望のレジスタ等に直接転送することが可能で
ある。したがって、要求の選択処理の転送経路として、
演算処理ユニット１４の出力バス以外の特別な経路を設
ける必要がない。
このように、本発明においては、下位装置からの要求の
優先選゛択論理全１箇所にブどけ持たせ、これ全多種に
わたる要求の優先量１１？処理で共用できるようにし、
さらにこの優先選択機能を情報処理装置内の演算処理ユ
ニットに持たせることにより、要求要因レジスタ、マス
ク・レジスタ等を演算のオペランドとして、通常の加算
、論理積、論理和等の演算機能と同一レベル、つまり基
本機能として要求の優先選択処理を扱うようにしている
。
優先選゛択論理全１箇所にブどけ持たせ、これ全多種に
わたる要求の優先量１１？処理で共用できるようにし、
さらにこの優先選択機能を情報処理装置内の演算処理ユ
ニットに持たせることにより、要求要因レジスタ、マス
ク・レジスタ等を演算のオペランドとして、通常の加算
、論理積、論理和等の演算機能と同一レベル、つまり基
本機能として要求の優先選択処理を扱うようにしている
。
このため、通常の演算結果を用いたプログラムの流れの
分岐制御（演算結果による間接分岐、間接データ・アド
レッシング等）全使用でき、要求処理全簡単にして、処
理速度の向上全針ることができる。また、演算処理ユニ
ットに対する入出力情報は、優先選択機能′ｆｔ追加し
ても何ら増加しないので、入出力ピン数は増加せず、し
たがって’ＬＳＩ化にきわめて有利となる。さらに、優
先選択における要求や優先順位全変更する場合、従来は
ハードウェア、あるいはハードウェアとマイクロプログ
ラムの変更が必要であるが、本発明ではマイクロプログ
ラムの変更のみでよく、柔軟性がある。
分岐制御（演算結果による間接分岐、間接データ・アド
レッシング等）全使用でき、要求処理全簡単にして、処
理速度の向上全針ることができる。また、演算処理ユニ
ットに対する入出力情報は、優先選択機能′ｆｔ追加し
ても何ら増加しないので、入出力ピン数は増加せず、し
たがって’ＬＳＩ化にきわめて有利となる。さらに、優
先選択における要求や優先順位全変更する場合、従来は
ハードウェア、あるいはハードウェアとマイクロプログ
ラムの変更が必要であるが、本発明ではマイクロプログ
ラムの変更のみでよく、柔軟性がある。
さらに、要因レジスタの選択、マスクの選択が通常の演
算と同じようにオペランドとして与えることができるた
め、特にプログラムの流れの中で必要なマスクをリテラ
ルで直接与えることが可能であり、またあらかじめ内容
全設定した任意のマスク・レジスタ全必要に応じて選択
できる等、要求の選択に対して融通性のある処理が可能
である。
算と同じようにオペランドとして与えることができるた
め、特にプログラムの流れの中で必要なマスクをリテラ
ルで直接与えることが可能であり、またあらかじめ内容
全設定した任意のマスク・レジスタ全必要に応じて選択
できる等、要求の選択に対して融通性のある処理が可能
である。
以上説明したように、本発明によれば、優先選択論理の
ためのハードウェア１１１は大幅に減少し、また優先選
択処理に柔軟性全一！ｊλることかでき、かつ処理速度
の向上を計ることができる。
ためのハードウェア１１１は大幅に減少し、また優先選
択処理に柔軟性全一！ｊλることかでき、かつ処理速度
の向上を計ることができる。
第１図は従来の優先選択論理のブロック図、第２図は本
発明の実施例全示ず情報処理装置の優先選択論理のフロ
ック図である。 １：マスク保持レジスタ、２：要求保持レジスタ、３：
エンコーダ、４：ワーク・レジスタ、５：コンディショ
ン信号、６：エンコード・コード、７：アンド・ゲート
、８：メモリ、９：ワーク・レジスタ、ｌＯ：セレクタ
、１１〜１１ ：要求保持レジスタ、１２．１３：入力
レジスタ、■４＝演算処理ユニット、■５：アキュムレ
ータ、１６゜１９：データ・バス、］７：テスト・コン
ディション情報。 特許出願人 株式会社 日立製作所 。 代 理 人 弁理士 磯 利 雅 俊゛、
□（１１） 第１図
発明の実施例全示ず情報処理装置の優先選択論理のフロ
ック図である。 １：マスク保持レジスタ、２：要求保持レジスタ、３：
エンコーダ、４：ワーク・レジスタ、５：コンディショ
ン信号、６：エンコード・コード、７：アンド・ゲート
、８：メモリ、９：ワーク・レジスタ、ｌＯ：セレクタ
、１１〜１１ ：要求保持レジスタ、１２．１３：入力
レジスタ、■４＝演算処理ユニット、■５：アキュムレ
ータ、１６゜１９：データ・バス、］７：テスト・コン
ディション情報。 特許出願人 株式会社 日立製作所 。 代 理 人 弁理士 磯 利 雅 俊゛、
□（１１） 第１図
Claims (1)
- 他装置からの多種の要求要因に対し、優先順位にしたが
って処理全行う情報処理装置において、マスクおよびエ
ンコード等の優先選択機能を備えた演算処理ユニットと
、多種の要求要因およびマスク情報全保持するレジスタ
あるいはメモリを設け、該レジスタあるいはメモリから
上記演算処理ユニツ１４７共用することにより、各要因
ごとに要求の優先選択処理を行うこと全特徴とする情報
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18951781A JPS5890250A (ja) | 1981-11-25 | 1981-11-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18951781A JPS5890250A (ja) | 1981-11-25 | 1981-11-25 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890250A true JPS5890250A (ja) | 1983-05-28 |
Family
ID=16242602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18951781A Pending JPS5890250A (ja) | 1981-11-25 | 1981-11-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890250A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128429A (ja) * | 1974-03-28 | 1975-10-09 | ||
| JPS51108739A (ja) * | 1975-03-20 | 1976-09-27 | Fujitsu Ltd | |
| JPS5310410A (en) * | 1976-06-29 | 1978-01-30 | Hitachi Ltd | Read-out control system for magnetic tape |
-
1981
- 1981-11-25 JP JP18951781A patent/JPS5890250A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128429A (ja) * | 1974-03-28 | 1975-10-09 | ||
| JPS51108739A (ja) * | 1975-03-20 | 1976-09-27 | Fujitsu Ltd | |
| JPS5310410A (en) * | 1976-06-29 | 1978-01-30 | Hitachi Ltd | Read-out control system for magnetic tape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3753234A (en) | Multicomputer system with simultaneous data interchange between computers | |
| US6009451A (en) | Method for generating barrel shifter result flags directly from input data | |
| US5680641A (en) | Multiple register bank system for concurrent I/O operation in a CPU datapath | |
| EP0016523B1 (en) | Data processing unit and data processing system comprising a plurality of such data processing units | |
| US5206940A (en) | Address control and generating system for digital signal-processor | |
| EP0551933A2 (en) | Digital signal processor | |
| US4713750A (en) | Microprocessor with compact mapped programmable logic array | |
| JPS6311697B2 (ja) | ||
| JPS61836A (ja) | 乗除算器 | |
| SE7704956L (sv) | Databehandlingssystem | |
| JPS61290570A (ja) | ベクトル処理方法 | |
| US4755962A (en) | Microprocessor having multiplication circuitry implementing a modified Booth algorithm | |
| JPS6234242A (ja) | デ−タ処理システム | |
| JP2983542B2 (ja) | 処理高速化装置 | |
| US3675214A (en) | Processor servicing external devices, real and simulated | |
| US6085308A (en) | Protocol processor for the execution of a collection of instructions in a reduced number of operations | |
| JPH04245324A (ja) | 演算装置 | |
| JPH04363736A (ja) | 情報処理装置 | |
| JPS5914770B2 (ja) | デ−タ処理装置 | |
| US4373182A (en) | Indirect address computation circuit | |
| US4967339A (en) | Operation control apparatus for a processor having a plurality of arithmetic devices | |
| KR19980052740A (ko) | 디지탈 신호 처리기에서의 2배 정밀도 곱셈연산 수행방법 | |
| JPS5890250A (ja) | 情報処理装置 | |
| US5577215A (en) | Data transmission circuit for digital signal processor chip and method therefor | |
| JPH0477346B2 (ja) |