JPS5890225A - Power supplying system of information processor - Google Patents

Power supplying system of information processor

Info

Publication number
JPS5890225A
JPS5890225A JP56189508A JP18950881A JPS5890225A JP S5890225 A JPS5890225 A JP S5890225A JP 56189508 A JP56189508 A JP 56189508A JP 18950881 A JP18950881 A JP 18950881A JP S5890225 A JPS5890225 A JP S5890225A
Authority
JP
Japan
Prior art keywords
main body
peripheral device
circuit
power supply
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56189508A
Other languages
Japanese (ja)
Other versions
JPH0123803B2 (en
Inventor
Hiroyuki Horiuchi
浩之 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56189508A priority Critical patent/JPS5890225A/en
Publication of JPS5890225A publication Critical patent/JPS5890225A/en
Publication of JPH0123803B2 publication Critical patent/JPH0123803B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To simplify the constitution of a power supply circuit for an information processor which is used after a computer main body is connected to a peripheral device, by supplying the power supply voltage of the peripheral device to the computer main body and the constant voltage of the computer main body to a prescribed part of the peripheral device, respectively. CONSTITUTION:A computer main body A incorporates a primary battery 50 and a constant voltage circuit 51. A constant voltage Vcc is supplied to the entire part of the main body A including a CPU of the side of the body A, an I/O port 52 etc. The voltage Vcc is also supplied to an I/O port and an ROM53 in case the main body A is loaded to a peripheral device B. The power is supplied to a printer 54 of the device B, a cassette interface CMT and a remote circuit 55 from a secondary battery 56 incorporated into the device B. When the voltage of the battery 50 drops, the power of the battery 56 is supplied to the main body A via a diode D1. An AC adaptor is available to both the main body A and the device B since the voltage of the battery 50 is slightly lower than the output voltage of an adaptor. The device B can eliminate a constant voltage circuit to simplify the constitution of a power supply circuit.

Description

【発明の詳細な説明】 本発明は計算機本体にプリンタ、カセットインターフェ
ース等を備えた周辺装置を接続して使用できる情報処理
装置に於ける電源供給方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power supply system for an information processing apparatus that can be used by connecting peripheral devices such as a printer and a cassette interface to a computer main body.

従来、携帯型プログラム計算機は第1図に示すように、
プリンタ2(或いはカセットインターンエース)等を内
蔵した周辺装置3に着脱自在に装着され、種々の目的に
応じて秤々の態様で使用されている。
Conventionally, portable program calculators, as shown in Figure 1,
It is detachably attached to a peripheral device 3 having a built-in printer 2 (or cassette intern ace), etc., and is used in the form of a scale depending on various purposes.

しかし、従来上記計算機本体1と周辺装置3の各電源回
路は個別に設けられ、それぞれ独立して動作されている
為、いずれか一方の機器が電池の消耗等に」:って機能
が停止すると他の機器の機能にまで悪影響を与え、全体
のシステムとして所望の目的を達成でき外いという欠点
があり、しかも双方の機器に於ける電源の有効活用が計
られないという問題があった。
However, conventionally, each of the power supply circuits for the computer main body 1 and the peripheral device 3 is provided separately and operated independently, so if one of the devices stops functioning due to battery exhaustion, etc. This has the disadvantage that it adversely affects the functions of other devices, making it impossible to achieve the desired purpose as a whole system, and furthermore, there is a problem in that the power supplies in both devices cannot be used effectively.

本発明は−に記従来の情報処理装J、qtの電源供給方
式に於ける諸問題点に鑑みてなされたものである。
The present invention has been made in view of the problems in the power supply system for conventional information processing devices J and qt as described in (-) above.

即ち、その目的とするところは、通常プリンタ、カセッ
トインターフェース等を内蔵する周辺装置の電源容量は
、計算機本体のそれに比べて大きいことに鑑み、周辺装
置の電源を計算機本体(電池電圧の低下時など)に有効
に活用できるようにすることである。寸だ、定電圧回路
を計算機本体と周辺装置とに共用させることである。つ
すり、計算機本体でイqられる定電圧電源を周辺装置の
所定■ の回路部分(ROM、/、等)に供給すること1でよシ
回路構成を簡略化し、安価な装置を提供することである
In other words, the purpose of this is to reduce the power supply capacity of peripheral devices such as printers, cassette interfaces, etc. to the computer itself (when the battery voltage drops, ). The idea is to share the constant voltage circuit between the computer itself and peripheral devices. By supplying a constant voltage power source, which is generated by the main computer, to the specified circuit parts (ROM, /, etc.) of peripheral devices, the circuit configuration can be simplified and an inexpensive device can be provided. be.

以下、本発明の一実施例を図面に従って説明する。An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明に使用される計算機本体に一例の外観図
を表わす。図に於て、4は計算機本体、5はキーユニッ
トで、文字表カギ−6及び数字人力キー7等より成る。
FIG. 2 shows an external view of an example of a computer main body used in the present invention. In the figure, 4 is the main body of the computer, and 5 is a key unit, which includes a character table key 6, a numerical manual key 7, and the like.

8はドツトツー・リックスの液晶表示装置よりなる表示
部である。計算機本体内には電源回路や電池が内蔵され
、第1図に示す如きプリンタやカセットインターンエー
スを内蔵した周辺装置に着脱自在に装着できるように構
成される。
Reference numeral 8 denotes a display section consisting of a dot-tricks liquid crystal display device. A power supply circuit and a battery are built into the main body of the computer, and the computer is constructed so that it can be detachably attached to a peripheral device such as a printer or a cassette internace as shown in FIG.

以下、計算機本体の具体的なシステム構成の一例を第3
図のブロック図に基づいて、丑だ周辺装置のシステム構
成の一例を第4図及び第5図のブロック図に基づいて説
明する。まず、第3図に於て、9は液晶表示素子(LC
D)よシなる表示部であり、表示駆動回路10によって
文字表示寸だはシンボルセグメントの点灯を制御する。
Below is an example of the specific system configuration of the computer main body.
An example of the system configuration of the Ushida peripheral device will be explained based on the block diagrams of FIGS. 4 and 5. First, in FIG. 3, 9 is a liquid crystal display element (LC).
D) It is a special display section, and the display drive circuit 10 controls the lighting of the character display size and symbol segments.

11は12よりキーストローブ信−弓−[ぐSが入力さ
れ、キIJターン信号[ぐRがマイクログロ十ッザユニ
ット13へ出力される。i /J 、 、’l 5はリ
ード・ライトメモリーであり、各イΦレジスタやフラグ
或いはプログラム等が記憶される。1.G、’!7はリ
ード・オンリー・メモリーであり、プ「1グラノ・を実
行するインタープリタ−やその仙の制御用プログラムが
予め記憶されている。] 8&j:RAMI 4 、 
 ] 5やROMP、6,1.7のメモリーのモジュー
ルとして接続するためのコネクタである。これらのメモ
リーはアドレスバス、データバス、 ?1IIJ 御用
ハスに■ 接続される。もボーI・12は入出力用ボートでアリ、
アドレスバス、テータバス、制御用バスに接続され、マ
イクロプロセノザユニソト13 K対してインターンエ
ースを行う。20はブザー音発音体であり、発音体駆動
回路2Jによって駆動さ丁 れる。23は時計回路である。もボート12はこれらの
入出力装置にKJ I、て倍音の入出力を行う〇つまり
キー人力装置11に対しストローブ信号を−出力し、時
計回路23に対し、時刻データの入出力を行左い、駆動
回路21に対して駆動信号を出力する。19は外部にデ
ータレコーダやプリンタ等の入出力装置や拡張メモリー
を接続するだめのコネクタである。なお、マイクロプロ
セッザユニット13は表示駆動制御回路10へ周期信号
HAN と表示の /  信号D I s pを出力し、まだ表
FF 承部9へはバックプレート信号Ho〜7を出力する。表
示駆動制御回路10は表示部9の各セグメントに対応し
た表示用メモリーを内蔵しておフ、各ビットが対応して
いる。つまり、表示パターンに対応したビットパターン
を書込むことにより、所望の文字やシンボルの表示が行
われる。
11 receives a key strobe signal from 12, and outputs a key IJ turn signal to the microgross unit 13. i/J, ,'l5 is a read/write memory in which each iΦ register, flag, program, etc. are stored. 1. G,'! Reference numeral 7 is a read-only memory, in which the interpreter that executes the program and its control program are stored in advance.] 8&j: RAMI 4,
] This is a connector for connecting as a memory module of 5, ROMP, 6, 1.7. These memories are address bus, data bus, ? 1IIJ ■ Connected to the official lotus. Mobo I/12 is an input/output boat,
It is connected to the address bus, data bus, and control bus, and performs intern ace for the microprocessor unit 13K. Reference numeral 20 denotes a buzzer sound generating body, which is driven by a sound generating body driving circuit 2J. 23 is a clock circuit. The boat 12 inputs/outputs overtones to these input/output devices. In other words, it outputs a strobe signal to the key input device 11, and inputs/outputs time data to/from the clock circuit 23. , outputs a drive signal to the drive circuit 21. Reference numeral 19 is a connector for connecting an external input/output device such as a data recorder or printer, or an expansion memory. The microprocessor unit 13 outputs a periodic signal HAN and a display / signal DIsp to the display drive control circuit 10, and outputs back plate signals Ho to 7 to the front FF receiving section 9. The display drive control circuit 10 has a built-in display memory corresponding to each segment of the display section 9, and each bit corresponds to the display memory. That is, desired characters and symbols are displayed by writing a bit pattern corresponding to the display pattern.

次に本発明に係る周辺装置の一例のシステム構成を第4
図及び第5図に基づいて説明する。図に於て、アドレス
バス、データバス、制御用バス。
Next, the system configuration of an example of the peripheral device according to the present invention will be explained in the fourth section.
This will be explained based on the drawings and FIG. In the figure, the address bus, data bus, and control bus.

CMT−IN、CMT−OUTの信号の各ラインが前述
した第3図のコネクタCN2(19)によって計算機本
体と接続される。CMT=INはテープレコーダを再生
状態にすることによってインターフェース回路33から
得られるシリアル・データであり、CMT−OUTiJ
:インターフェース回路33へ出力するシリアルデータ
である。リレー34..3511dリレーで、テープレ
コーダのリモート端子のON1FF 制御をする為のもので、ドライバー36.37はその駆
動回路である。32はプリンタであシ、Xモータ、Xモ
ータの駆動信号S1、ペンアップダウンを行うソレノイ
ドの駆動信号S2が入力され、丑だ色検出信号S3が出
力される。ドライバー■ 38.39はこれらの駆動回路である。もボート30は
計算機本体よりコネクタCN2(第3図参照)ヲ介して
アドレスバス、データバス、制御用バスに接続される。
Each line of the CMT-IN and CMT-OUT signals is connected to the computer main body by the connector CN2 (19) shown in FIG. 3 mentioned above. CMT=IN is serial data obtained from the interface circuit 33 by putting the tape recorder into the playback state, and CMT-OUTiJ
: Serial data output to the interface circuit 33. Relay 34. .. The 3511d relay is for ON1FF control of the remote terminal of the tape recorder, and the drivers 36 and 37 are its drive circuits. Reference numeral 32 inputs an X motor, a drive signal S1 for the X motor, a drive signal S2 for a solenoid for moving the pen up and down, and outputs a dull color detection signal S3. Driver ■ 38.39 is a driving circuit for these. The board 30 is connected to an address bus, a data bus, and a control bus from the computer main body through a connector CN2 (see FIG. 3).

31はリード・オンリー・メそり−で周辺装置(プリン
タあるいはカセットインターフェース等)の判御用プロ
グラムが格納されている。
Reference numeral 31 is a read-only memory in which programs for controlling peripheral devices (printers, cassette interfaces, etc.) are stored.

第5図は周辺装置に設けられる電源回路部を表わi〜、
40は2次電池(例えば、Ni−Cd単3電池5本)で
ある。41は2次電池40の電池電圧の低下をチェック
するためのチェック回路で、そ■ の検出信号はもボート30(第4図)に入力されている
。従って、例えばユーザーが計算機本体のRAM(第3
図のRAM 14. 、1.5 )に格納しだプログラ
ムの実行に5にって、この周辺装置(プリンク−等)を
使用する際に電池電圧のチェックを行う。その結果異常
であれば計算機本体はその旨をエラーとして表示する。
Figure 5 shows the power supply circuit section provided in the peripheral device.
40 is a secondary battery (for example, five Ni-Cd AA batteries). 41 is a check circuit for checking a drop in battery voltage of the secondary battery 40, and its detection signal is input to the board 30 (FIG. 4). Therefore, for example, if the user
RAM in the figure 14. , 1.5) When executing the program, the battery voltage is checked when using this peripheral device (Plink, etc.). If the result is abnormal, the computer itself will display this as an error.

第6図はとくに計算機本体Aと周辺装置Bとの電源回路
構成の関係を示している。即ち、計算機本体Aには1次
電池50と定電圧回路51が内蔵されており、定電圧化
された電圧ばVccとして計算機本体内のMPU、RA
、ROM等(第3図の13〜17に相当)(以下、CP
Uと略称する。)■ と4ボート(第3図の12に相当)等(52で示す。)
計算機本体内のすべてに電源供給がなされる。周辺装置
Bに計算機本体Aを装着している■ 状態では、Vcc電源は周辺装置の4ボート及びROM
53 (第4図の30.31に相当)にも供給される。
FIG. 6 particularly shows the relationship between the power supply circuit configurations of the computer main body A and the peripheral device B. That is, the computer main body A has a built-in primary battery 50 and a constant voltage circuit 51, and the regulated voltage is applied to the MPU and RA in the computer main body as Vcc.
, ROM, etc. (corresponding to 13 to 17 in Figure 3) (hereinafter referred to as CP
It is abbreviated as U. )■ and 4 boats (corresponding to 12 in Figure 3), etc. (indicated by 52)
Power is supplied to everything inside the computer. ■ In the state where computer main body A is attached to peripheral device B, the Vcc power supply is connected to the peripheral device's 4 ports and ROM.
53 (corresponding to 30.31 in FIG. 4).

周辺装置Bのプリンタ54やカセッインターフェースC
MTやリモート回路55の電源に1:周辺袋j1ν1に
内蔵されている2次電41ノ1より供給される。本体側
Aの電fll!、 5 (]電圧が低下している搗介幻
フ゛イオードD1を介1−で周辺装置Bの電源が本体側
へへ(Jl、給される。71−/こACアダプターは計
算機本体A及び周辺装置Bのいずれにも使用することが
できる。アダプター釘1:木休Aに使用した場合Cに本
体側の電源として供給さJ]るが、周辺袋f5 Bに使
用j〜/ζ場合i:Acアダプターの41.H力電圧が
本体$1!l Aの電池電圧より多少高いプこめ、周辺
装置Bと本体計算機Aの両方に電源供給が行われる。
Printer 54 and cassette interface C of peripheral device B
1: Power supply for MT and remote circuit 55 is supplied from secondary power 41-1 built in peripheral bag j1ν1. The power on the main body side A is full! , 5 () The power of peripheral device B is supplied to the computer main body side (Jl) through phantom field D1 whose voltage has decreased. Can be used for any of B. Adapter nail 1: When used for Kikyu A, it is supplied as power for the main body side of C. However, when used for peripheral bag f5 B, j~/ζ case i: Ac Since the adapter's 41.H voltage is somewhat higher than the main unit's battery voltage, power is supplied to both peripheral device B and main unit computer A.

このように、周辺装置Bで必要な一部(例えば、招ボー
ト、ROM宿−)の定電圧?Ij源を計算機本体Aから
供給する様にし、・1だ場合によって計算機本体への電
源を周辺装置Bから供給するようにし、周辺装置131
1υの電源回路の簡略化ならびに計算機本体個人の電池
が消lLシても周辺装置B側から電源が供給される。川
だ電池電源電圧の変動が■   。
In this way, is there a constant voltage for some of the peripheral devices B (e.g., a memory board, a ROM board)? The Ij source is supplied from the computer main body A, and if it is 1, the power to the computer main body is supplied from the peripheral device B, and the peripheral device 131
The power supply circuit of 1υ is simplified, and even if the computer's personal battery is turned off, power is supplied from the peripheral device B side. ■ Fluctuations in battery power supply voltage.

悪影響を及ぼすもホード、ROM、CPU等については
定電圧回路を介1−て定電f’F、 ’if、n源を供
給でき、しかも計算機本体側のみに定電圧回路を設けて
おけばよく、周辺装置での定電圧回路を省略でき、電源
回路の簡略化が図れる。
Although it has a negative effect, constant voltage f'F, 'if, n sources can be supplied to the hardware, ROM, CPU, etc. via a constant voltage circuit, and it is only necessary to provide a constant voltage circuit on the computer main body side. , the constant voltage circuit in the peripheral device can be omitted, and the power supply circuit can be simplified.

以上説明したように本発明によれば、周辺装置に於ける
電源回路のfiil略化が計られ、寸だ計算機本体側の
電池が消耗などにより変動しても周辺装置から供給でき
るので、計算機本体及び装置との間の電源利用の有効活
用が計れるなどの利点がある0
As explained above, according to the present invention, it is possible to simplify the power supply circuit in the peripheral device, and even if the battery on the computer main body side fluctuates due to consumption etc., it can be supplied from the peripheral device. It has the advantage of being able to effectively utilize the power supply between the device and the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はプリンタ、カセットインターフェース等を内蔵
した周辺装置に装着した携帯型プログラム計算機を示す
外観図、第2図は本発明に使用される計算機本体の一例
の外観図、第3図は同計算機本体の具体的なシステム構
成の一例を示すブロック図、第4図及び第5図は周辺装
置の具体的なシステム構成を示すブロック図、第6図は
計算機本体と周辺装置の電源回路構成を示す図である。 図中、1,4.計算機本体、2:プリンタ、3:周辺装
置、5.11:キー人力装置、8:表示部、12:′/
6ボート、13 マイクログロセソザユニソト、1.4
.15:RAM116.17:1・、31:ROM、3
2  プリンタ装置、4o:電源回路、50:計算機本
体側電池、51:定電圧回路、5G 周辺装置1111
電池
Fig. 1 is an external view showing a portable program computer attached to a peripheral device with a built-in printer, cassette interface, etc. Fig. 2 is an external view of an example of the computer main body used in the present invention, and Fig. 3 is an external view of the computer. A block diagram showing an example of a specific system configuration of the computer main body, FIGS. 4 and 5 are block diagrams showing a specific system configuration of peripheral devices, and FIG. 6 shows a power supply circuit configuration of the computer main body and peripheral devices. It is a diagram. In the figure, 1, 4. Computer body, 2: Printer, 3: Peripheral equipment, 5.11: Key human power device, 8: Display, 12:'/
6 boats, 13 Microgrocesoza Unisoto, 1.4
.. 15: RAM 116. 17: 1・, 31: ROM, 3
2 Printer device, 4o: Power supply circuit, 50: Computer main body side battery, 51: Constant voltage circuit, 5G peripheral device 1111
battery

Claims (1)

【特許請求の範囲】 1、計算機本体にプリンタ、カセットインターフェース
等を備えだ周辺装置を接続して使用する情報処理装置に
於て、 上記周辺装置側の電源電圧を計算機本体へ供給すると共
に、計算機本体内で得られる定電圧電源を上記周辺装置
の所定回路部分へ供給する様にしたことを特徴とする情
報処理装置の電源供給方式。
[Claims] 1. In an information processing device that is used by connecting a peripheral device that is equipped with a printer, a cassette interface, etc. to the computer main body, the power supply voltage of the peripheral device is supplied to the computer main body, A power supply system for an information processing device, characterized in that a constant voltage power source obtained within the main body is supplied to a predetermined circuit portion of the peripheral device.
JP56189508A 1981-11-25 1981-11-25 Power supplying system of information processor Granted JPS5890225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56189508A JPS5890225A (en) 1981-11-25 1981-11-25 Power supplying system of information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56189508A JPS5890225A (en) 1981-11-25 1981-11-25 Power supplying system of information processor

Publications (2)

Publication Number Publication Date
JPS5890225A true JPS5890225A (en) 1983-05-28
JPH0123803B2 JPH0123803B2 (en) 1989-05-09

Family

ID=16242437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56189508A Granted JPS5890225A (en) 1981-11-25 1981-11-25 Power supplying system of information processor

Country Status (1)

Country Link
JP (1) JPS5890225A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218326A (en) * 1985-03-22 1986-09-27 富士通株式会社 Power source supply system for separation type portable information processor
JPS63228205A (en) * 1987-03-17 1988-09-22 Sharp Corp Power source control system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01174806U (en) * 1988-05-31 1989-12-12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218326A (en) * 1985-03-22 1986-09-27 富士通株式会社 Power source supply system for separation type portable information processor
JPS63228205A (en) * 1987-03-17 1988-09-22 Sharp Corp Power source control system

Also Published As

Publication number Publication date
JPH0123803B2 (en) 1989-05-09

Similar Documents

Publication Publication Date Title
JP3097065B2 (en) Information processing equipment
JPH1165719A (en) Computer and method for displaying picture
EP0803796A2 (en) Display control system with drive signal locking for a non activated optional CRT display
US5475402A (en) Display control apparatus and method
US4387269A (en) Electronic apparatus with speech synthesizer
US5339444A (en) Portable computer resetting resume error caused from HDD loaded condition being changed and starting OS
US4383184A (en) Power controller
US5434589A (en) TFT LCD display control system for displaying data upon detection of VRAM write access
US6338143B1 (en) Electronic device
US20050253828A1 (en) Computer system and method of controlling the same
JPS5890225A (en) Power supplying system of information processor
JPH06186942A (en) Display device
JPH0380318B2 (en)
JP2523960B2 (en) Document editing device
JPH11327706A (en) Data processor
JPH04123119A (en) Personal computer
JPH05297982A (en) Portable computer
JP2740258B2 (en) Electronics
JPH09213088A (en) Engine controller
JPH1165720A (en) Computer and computer system
JPH04155416A (en) Personal computer system
KR940003626B1 (en) Eliminating method of korean characters
JPS6316079Y2 (en)
JPH0690604B2 (en) Display control system and method
JPS6243715A (en) Information processing system