JP2740258B2 - Electronics - Google Patents
ElectronicsInfo
- Publication number
- JP2740258B2 JP2740258B2 JP1115610A JP11561089A JP2740258B2 JP 2740258 B2 JP2740258 B2 JP 2740258B2 JP 1115610 A JP1115610 A JP 1115610A JP 11561089 A JP11561089 A JP 11561089A JP 2740258 B2 JP2740258 B2 JP 2740258B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- display
- stop mode
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は電池駆動可能な電子機器に関する。The present invention relates to a battery-driven electronic device.
（ロ） 従来の技術 最近ワードプロセッサ或いは電子手帳の電子機器に於
ては、電池駆動可能で携帯可能に構成されており、機器
の制御にはマイクロプロセッサで構成された制御装置が
使用され各種機能を実現している（例えば日経メカニカ
ル1988.4.4,p106〜108参照）。(B) Conventional technology Recently, electronic devices such as word processors and electronic notebooks are configured to be battery-operable and portable, and a control device including a microprocessor is used to control the devices. (For example, see Nikkei Mechanical 1988.4.4, pp. 106-108).
（ハ） 発明が解決しようとする課題 この様な電池駆動可能な電子機器に於ては、表示器に
液晶表示器を使用し、又半導体部品にＣ−MOS構成の低
消費電力の部品を使用することにより、消費電力の低減
が計られているが、それでもなお制御装置が動作してい
ると数十mAの電力消費が有り電池が消費されている。例
えば時計モードに設定し表示器で時刻表示している期間
中でもかなりの電力消費が有り、電池寿命が短くなると
いう問題があった。(C) Problems to be Solved by the Invention In such an electronic device which can be driven by a battery, a liquid crystal display is used as a display, and a low power consumption component having a C-MOS structure is used as a semiconductor component. By doing so, the power consumption is reduced. However, if the control device is still operating, the power consumption is several tens mA and the battery is consumed. For example, there is a problem that a considerable amount of power is consumed even during a period in which the clock mode is set and the time is displayed on the display, and the battery life is shortened.
そこで制御装置をストップモードに設定すれば、電力
消費を10μＡ程度に減少させることが可能である為、制
御装置を適宜ストップモードに設定することにより、か
なりの消費電力の削減が可能である。Therefore, if the control device is set to the stop mode, the power consumption can be reduced to about 10 μA. Therefore, the power consumption can be considerably reduced by appropriately setting the control device to the stop mode.
ところが制御装置がストップモードに設定されると、
完全に不動作状態になる為、ストップモードの複数の解
除要因の１つにより制御装置に割込み要求が発生し、制
御装置が再駆動されても、制御装置は何れの制御を行な
って良いかの判断が出来ないという問題があった。また
時計モードに於ては、時刻表示している期間中に制御装
置がストップモードになると、時刻が経過しても表示が
変化しないという問題が有った。However, when the control device is set to stop mode,
Since the operation becomes completely inoperative, even if an interrupt request is generated in the control device due to one of a plurality of release factors of the stop mode and the control device is driven again, which control may be performed by the control device. There was a problem that it could not be judged. In the clock mode, if the control device enters the stop mode during the time display, there is a problem that the display does not change even after the time elapses.
（ニ） 課題を解決するための手段 本発明は上述の問題点を解消すべくなされたもので、
ストップモード設定可能な制御装置と、制御装置の割込
み入力端子と入出力ポートにストップモード解除信号を
供給する手段と、時計回路と、表示器で構成したもので
ある。(D) Means for Solving the Problems The present invention has been made to solve the above-mentioned problems.
It comprises a control device capable of setting a stop mode, means for supplying a stop mode release signal to an interrupt input terminal and an input / output port of the control device, a clock circuit, and a display.
（ホ） 作用 本発明は上述の如く構成したので、制御装置のストッ
プモードを解除する際、制御装置が入出力ポートのデー
タを判定することにより、割込み要求の種類を判別し制
御を行なうと共に、時計モードに於ても所定時間間隔で
制御装置を駆動することにより、時刻表示の変更を行な
うことができる。(E) Operation Since the present invention is configured as described above, when releasing the stop mode of the control device, the control device determines the data of the input / output port, thereby determining the type of the interrupt request and performing control. In the clock mode, the time display can be changed by driving the control device at predetermined time intervals.
（ヘ） 実施例 以下本発明の実施例を図面に基づき説明する。(F) Example Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図は本発明の電子機器の全体の構成を示すブロッ
ク図で、（１）は機器全体の制御を司る制御装置で、マ
イクロプロセッサで構成され制御プログラムが予め記憶
されているプログラムメモリ（２）のプログラムに従い
各部の制御を行なう。（３）はテンキー、英数字キー等
のデータ入力キーで構成されたキーボードで、制御装置
（１）にキー信号を供給している。（４）はキーボード
（３）より入力されたデータ或いは制御装置（１）によ
り処理されたデータ等が記憶されるデータメモリで、制
御装置（１）の制御の下にデータの読み書きが行なわれ
る。（５）はキーボード（３）より入力されたデータ或
いは制御装置（１）により処理されたデータが表示され
る表示器でドットマトリクスタイプの液晶表示器で構成
され表示制御回路（６）の制御の下に表示を行なう。尚
表示制御回路（６）には表示器（５）の表示ドットに対
応して表示データをメモリする表示メモリを備えてお
り、制御装置（１）により表示メモリに表示データが書
込まれると、表示制御回路（６）の制御で表示器（５）
に表示される。（７）は現在時刻信号を発生する時計回
路で、キーボード（３）のキー操作により時計モードに
設定されると、制御装置（１）が時計回路（７）の時刻
データを読み取り表示器（５）に時刻表示を行なう。
（８）は時計回路（７）より出力される所定のパルス出
力をカウントし、所定時間経過した事をカウントすると
出力を発生するタイマ回路で、今の場合２秒経過すると
出力を発生するよう構成されている。FIG. 1 is a block diagram showing the overall configuration of an electronic device according to the present invention. (1) is a control device for controlling the entire device, and is a program memory (2) which is composed of a microprocessor and in which a control program is stored in advance. The control of each unit is performed according to the program of the above. (3) is a keyboard constituted by data input keys such as numeric keys and alphanumeric keys, and supplies a key signal to the control device (1). A data memory (4) stores data input from the keyboard (3) or data processed by the control device (1), and reads and writes data under the control of the control device (1). (5) a display for displaying data inputted from the keyboard (3) or data processed by the control device (1), which is constituted by a dot matrix type liquid crystal display and which controls the display control circuit (6). Display below. The display control circuit (6) has a display memory for storing display data corresponding to the display dots of the display (5). When the display data is written into the display memory by the control device (1), Display (5) controlled by display control circuit (6)
Will be displayed. (7) is a clock circuit for generating a current time signal. When the clock mode is set by a key operation of the keyboard (3), the control unit (1) reads the time data of the clock circuit (7) and displays the display (5). ) Shows the time.
(8) is a timer circuit which counts a predetermined pulse output output from the clock circuit (7) and generates an output when the predetermined time has elapsed. In this case, the timer circuit generates an output when 2 seconds have elapsed. Have been.
第２図は電源回路の構成を示し、駆動電圧（Vcc）が
電池（９）から電源スイッチ（10）を介して供給され、
バックアップ用電圧（ＶCCM）がバックアップ用電池（1
1）からダイオード（12）を介して供給され、更に駆動
電圧（Vcc）がダイオード（13）を介してバックアップ
用電圧（ＶCCM）端子に供給されている。バックアップ
用電圧（ＶCCM）は時計回路（７）とデータメモリ
（４）に供給され、その他の回路には駆動電圧（Vcc）
が供給されている。したがって電源スイッチ（10）がON
状態では、ダイオード（13）の導通で機器全体に駆動電
圧（Vcc）が供給され、OFF状態ではダイオード（12）が
導通しダイオード（13）が不導通になることにより、時
計回路（７）とデータメモリ（４）にのみ電源供給が行
なわれ、動作状態に保持される。FIG. 2 shows the configuration of a power supply circuit, in which a drive voltage (Vcc) is supplied from a battery (9) via a power switch (10);
The backup voltage (V CCM ) is equal to the backup battery (1
1) is supplied through a diode (12), and a drive voltage (Vcc) is further supplied to a backup voltage (V CCM ) terminal through a diode (13). The backup voltage (V CCM ) is supplied to the clock circuit (7) and the data memory (4), and the drive voltage (Vcc) is supplied to the other circuits.
Is supplied. Therefore, the power switch (10) is ON
In this state, the drive voltage (Vcc) is supplied to the entire device by the conduction of the diode (13), and in the OFF state, the diode (12) becomes conductive and the diode (13) becomes non-conductive. Power is supplied only to the data memory (4) and is maintained in the operating state.
第３図は制御装置（１）の割込み機能に関する構成を
示す図で、（14）は制御装置（１）の割込み入力端子
（NMI）に接続されたORゲートで、タイマ回路（８）の
出力の他各種のストップモード解除信号が供給される。
（15）（16）（17）は制御装置（１）の入出力ポート
で、制御装置（１）のアドレスバス（18）より供給され
るアドレスデータをデコーダ（19）により変換した出力
により選択駆動され、且つ制御装置（１）とデータバス
（20）で接続されている。そして入出力ポート（15）に
はORゲート（14）に入力されているストップモード解除
信号が供給され、ストップモード解除信号の種類の判別
に使用される。一方入出力ポート（16）（17）は、キー
ボード（３）のキーマトリクス回路に接続され、スキャ
ン用に使用される。（21）はキーマトリクス回路よりの
出力信号が入力されたNANDゲートで、制御装置（１）の
ストップモード時にキー操作を検出し、制御装置（１）
に割込み要求信号を発生するようORゲート（14）の入力
に接続されている。尚制御装置（１）は１つの制御処理
の終了で自動的にストップモードになるよう、プログラ
ムメモリ（２）にプログラムされている。FIG. 3 is a diagram showing a configuration relating to an interrupt function of the control device (1), and (14) is an OR gate connected to an interrupt input terminal (NMI) of the control device (1), and is an output of a timer circuit (8). And various other stop mode release signals.
(15) (16) and (17) are input / output ports of the control device (1), which are selectively driven by outputs obtained by converting address data supplied from an address bus (18) of the control device (1) by a decoder (19). And connected to the control device (1) by a data bus (20). The stop mode release signal input to the OR gate (14) is supplied to the input / output port (15), and is used to determine the type of the stop mode release signal. On the other hand, the input / output ports (16) and (17) are connected to a key matrix circuit of the keyboard (3) and used for scanning. Reference numeral (21) denotes a NAND gate to which an output signal from the key matrix circuit is input. The NAND gate detects a key operation in the stop mode of the control device (1), and controls the control device (1)
Connected to the input of the OR gate (14) to generate an interrupt request signal. The control device (1) is programmed in the program memory (2) so as to automatically enter the stop mode upon completion of one control process.
次に斯る構成よりなる本発明の動作につき、時計表示
モードを例に説明する。Next, the operation of the present invention having such a configuration will be described by taking a clock display mode as an example.
時計回路（７）には電源スイッチ（10）のOFF時で
も、バックアップ用電地（11）から電圧が供給されてお
り、常時動作状態にあるが、表示器（５）並びに表示制
御回路（６）への電圧供給はない為、表示器（５）に時
刻は表示されない。Even when the power switch (10) is turned off, the voltage is supplied to the clock circuit (7) from the backup electric field (11), and the clock circuit (7) is always operating. However, the display (5) and the display control circuit (6) )), No time is displayed on the display (5).
そこで電源スイッチ（10）がONにされると、機器全体
に駆動電圧（Vcc）が供給されることにより動作状態と
なるので、キーボード（３）で時計モードに設定するキ
ー操作を行なうと、入出力回路（16）（17）によるキー
スキャンによりキー信号を検出した制御装置（１）は、
時計回路（７）よりの時刻データを読み取り表示制御回
路（６）の表示メモリに書込むことにより、表示器
（５）に現在時刻を表示する。Then, when the power switch (10) is turned on, the device is activated by supplying the drive voltage (Vcc) to the entire device. Therefore, when the key operation for setting the clock mode with the keyboard (3) is performed, the device is turned on. The control device (1) that has detected the key signal by the key scan by the output circuits (16) and (17)
The current time is displayed on the display (5) by reading the time data from the clock circuit (7) and writing it in the display memory of the display control circuit (6).
そしてキーボード（３）で時計モードから他のモード
へ切換えるキー操作が所定時間内にない場合には、制御
装置（１）はストップモードとなり動作を停止する。こ
の間も表示制御回路（６）には駆動電圧（Vcc）が供給
されている為、表示器（５）には時刻表示が行なわれて
いるが、時計回路（７）の時刻が経過しても、制御装置
（１）は停止されているので、表示器（５）の表示は変
化せず時計として機能していないことになる。If there is no key operation for switching from the clock mode to another mode on the keyboard (3) within the predetermined time, the control device (1) enters the stop mode and stops the operation. During this time, since the display control circuit (6) is supplied with the drive voltage (Vcc), the time is displayed on the display (5), but the time of the clock circuit (7) has passed. Since the control device (1) is stopped, the display on the display unit (5) does not change and does not function as a clock.
そこで本願では、タイマ回路（８）が２秒経過した事
をカウントすると出力を発生し、ORゲート（14）を介し
て制御装置（１）に割込み要求を発生し、ストップモー
ドを周期的に解除している。これにより割込み要求を検
出した制御装置（１）は動作状態となり入出力ポート
（15）を選択するアドレスデータを出力し、データバス
（20）を介し入出力ポート（15）のデータを読み込む。
今データが８ビットで構成されているとすると、タイマ
回路（８）の出力が供給されているビットのみＨレベル
に設定されているので、データを読み込んだ制御装置
（１）は、タイマ回路（８）よりの割込みと判断し、直
ちに時計回路（７）の時刻データを読み取り、表示制御
回路（６）の表示メモリに書込まれている時刻データと
の比較を行ない、同じであれば何もせずストップモード
に復帰する。しかし時刻データが異なる場合には、制御
装置（１）は時計回路（７）より読み取ったデータを表
示メモリに書込み。ストップモードに復帰する。これに
より表示器（５）には更新された時刻表示が行なわれ
る。この結果時計表示モードに於ては、制御装置（１）
はタイマ回路（８）よりのストップモード解除により、
２秒周期でストップモードの解除が行なわれ、時刻表示
の更新を行なっている。Therefore, in the present application, when the timer circuit (8) counts that 2 seconds have elapsed, an output is generated, an interrupt request is generated to the control device (1) through the OR gate (14), and the stop mode is periodically released. doing. As a result, the control device (1) which has detected the interrupt request enters an operating state, outputs address data for selecting the input / output port (15), and reads the data of the input / output port (15) via the data bus (20).
Assuming that the data is now composed of 8 bits, only the bit to which the output of the timer circuit (8) is supplied is set to the H level, so that the control device (1) that has read the data transmits the timer circuit (8). 8), the time data of the clock circuit (7) is immediately read and compared with the time data written in the display memory of the display control circuit (6). Return to stop mode. However, if the time data is different, the control device (1) writes the data read from the clock circuit (7) to the display memory. Return to stop mode. As a result, the updated time is displayed on the display (5). As a result, in the clock display mode, the control device (1)
Is released from the stop mode from the timer circuit (8).
The stop mode is released every two seconds, and the time display is updated.
次に他の動作モードに於て、キーボード（３）よりの
キー操作待ちの際にも、制御装置（１）はストップモー
ドに設定され、電力消費の削減が計られるが、制御装置
（１）はストップモードに入る際、入出力ポート（17）
への出力を全てＨレベルに設定することにより、インバ
ータ（22）の出力がＬレベルに設定される。この結果何
れかのキーが操作されると、操作されたキーが接続され
ているラインがＬレベルとなり、NANDゲート（21）の出
力がＨレベルに変化し、ORゲート（14）を介して制御装
置（１）の割込み入力端子（NMI）に信号が供給される
と共に、入出力ポート（15）の対応した端子がＨレベル
に設定される。Next, in another operation mode, when the key operation from the keyboard (3) is awaited, the control device (1) is set to the stop mode, and the power consumption is reduced. Is the input / output port (17) when entering stop mode
Are set to H level, the output of the inverter (22) is set to L level. As a result, when any key is operated, the line to which the operated key is connected becomes L level, the output of the NAND gate (21) changes to H level, and control is performed via the OR gate (14). A signal is supplied to the interrupt input terminal (NMI) of the device (1), and the corresponding terminal of the input / output port (15) is set to the H level.
そこで割込み要求が有ることを検出した制御装置
（１）は、前述と同様にして入出力ポート（15）を選択
するアドレス信号を発生し、入出力ポート（15）のデー
タをデータバス（20）を介して読み込み、何れの割込み
要求か判断するが、今キーボード（３）からの割込みで
あるので、続いて入出力ポート（16）（17）を選択する
アドレス信号を発生し、且つデータバス（20）にキーマ
トリクス回路をスキャンするスキャン信号を発生して入
出力ポート（17）に供給し、入出力ポート（16）よりの
リターン信号を読み込むことにより、制御装置（１）は
何れのキーが操作されたか判定し、操作されたキーに対
応した制御を行なう。Then, the control device (1) which detects the presence of the interrupt request generates an address signal for selecting the input / output port (15) in the same manner as described above, and transfers the data of the input / output port (15) to the data bus (20). , And it is determined which interrupt request is issued. However, since the interrupt is now issued from the keyboard (3), an address signal for selecting the input / output port (16) (17) is generated, and the data bus ( By generating a scan signal for scanning the key matrix circuit at 20) and supplying the same to the input / output port (17) and reading the return signal from the input / output port (16), the control device (1) determines which key It is determined whether an operation has been performed, and control corresponding to the operated key is performed.
尚前述の実施例では、タイター回路（８）の出力とキ
ー入力の出力により制御装置（１）のストップモードを
解除する場合を示したが、更にオート・パワー・オフ機
能を作動させる為のタイマ回路の出力等によってもスト
ップモードの解除が可能であり、ストップモード解除信
号をORゲート（14）と入出力ポート（15）に供給するこ
とにより行なうことができる。In the above-described embodiment, the case where the stop mode of the control device (1) is released by the output of the titer circuit (8) and the output of the key input has been described, but a timer for operating the auto power-off function is further provided. The stop mode can be released also by an output of a circuit or the like, and the stop mode can be released by supplying a stop mode release signal to the OR gate (14) and the input / output port (15).
（ト） 発明の効果 上述の如く本発明の電子機器は、制御動作が必要ない
時制御装置をストップモードに設定し、電力消費の削減
を計ると共に、制御装置の割込み入力端子と入出力ポー
トにストップモード解除信号を供給し、ストップモード
の解除と同時に次にどの制御を行なうかを指示すること
により、複数のストップモード解除要因に対応すること
が出来るもので、電池駆動される電子機器に適用して効
果大なるものである。(G) Effects of the Invention As described above, the electronic device of the present invention sets the control device to the stop mode when control operation is not required, reduces power consumption, and connects the control device to the interrupt input terminal and the input / output port of the control device. By supplying a stop mode release signal and instructing which control should be performed next at the same time as the release of stop mode, it can respond to multiple stop mode release factors and is applicable to battery-powered electronic equipment The effect is great.
第１図は本発明の電子機器の構成を示すブロック図、第
２図は電源回路の構成を示す回路図、第３図は第１図の
要部を詳細に示す回路図である。 （１）……制御装置、（３）……キーボード、（５）…
…表示器、（７）……時計回路、（８）……タイマ回
路、（15）（16）（17）……入出力ポート。FIG. 1 is a block diagram showing a configuration of an electronic apparatus of the present invention, FIG. 2 is a circuit diagram showing a configuration of a power supply circuit, and FIG. 3 is a circuit diagram showing a main part of FIG. 1 in detail. (1) Control device (3) Keyboard (5)
... Display, (7) ... Clock circuit, (8) ... Timer circuit, (15) (16) (17) ... I / O port.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神原 春明 鳥取県鳥取市南吉方３丁目201番地 鳥 取三洋電機株式会社内 (72)発明者 今井 修治 鳥取県鳥取市南吉方３丁目201番地 鳥 取三洋電機株式会社内 (72)発明者 梅沢 功 鳥取県鳥取市南吉方３丁目201番地 鳥 取三洋電機株式会社内 (56)参考文献 特開 昭61−220016（ＪＰ，Ａ) 特開 昭61−153739（ＪＰ，Ａ) 特開 昭63−194478（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Haruaki Kamihara 3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Tottori Sanyo Electric Co., Ltd. (72) Inventor Shuji Imai 3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Tottori Sanyo Electric Co., Ltd. (72) Inventor Isao Umezawa 3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Tottori Sanyo Electric Co., Ltd. (56) References JP-A-61-220016 (JP, A) JP-A-61- 153739 (JP, A) JP-A-63-194478 (JP, A)
Claims (1)
な制御装置により制御される電子機器に於て、 制御装置の割り込み入力端子と入出力ポートにストップ
モード解除信号を供給する手段を設け、割り込み入力端
子へのストップモードの解除信号の供給で、ストップモ
ードを解除された制御装置が入出力ポートのデータに基
づき次の制御を開始するものであって、 時計回路と、所定周期でストップモード解除信号を発生
するタイマ手段と、時計回路よりの時刻データを表示す
る表示器を備え、 前記制御装置がタイマ手段よりのストップモード解除信
号により、時計回路の時刻データを読みとり表示器の表
示時刻を所定周期で更新することを特徴とする電子機
器。An electronic device controlled by a control device that can be driven by a battery and can be set to a stop mode, wherein a means for supplying a stop mode release signal to an interrupt input terminal and an input / output port of the control device is provided. When the stop mode release signal is supplied to the input terminal, the control device that has released the stop mode starts the next control based on the data of the input / output port. A timer for generating a signal; and a display for displaying time data from the clock circuit. The control device reads the time data of the clock circuit and determines the display time of the display by the stop mode release signal from the timer. An electronic device characterized by being updated periodically.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115610A JP2740258B2 (en) | 1989-05-09 | 1989-05-09 | Electronics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115610A JP2740258B2 (en) | 1989-05-09 | 1989-05-09 | Electronics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294716A JPH02294716A (en) | 1990-12-05 |
| JP2740258B2 true JP2740258B2 (en) | 1998-04-15 |
Family
ID=14666908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1115610A Expired - Lifetime JP2740258B2 (en) | 1989-05-09 | 1989-05-09 | Electronics |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740258B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153739A (en) * | 1984-12-27 | 1986-07-12 | Mitsubishi Electric Corp | Interrupting circuit of microprocessor |
| JPS61220016A (en) * | 1985-03-26 | 1986-09-30 | Fujitsu Ltd | Sleeve mode control system of processor |
-
1989
- 1989-05-09 JP JP1115610A patent/JP2740258B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02294716A (en) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100626359B1 (en) | Method for power management of computer system | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| US4383184A (en) | Power controller | |
| EP0834796A1 (en) | A computer system and control method for saving power | |
| US5237698A (en) | Microcomputer | |
| US4964073A (en) | Portable data collecting and processing apparatus | |
| JPS61288725A (en) | Power source control system for electronic equipment | |
| JPH07271323A (en) | Liquid crystal display device | |
| JP2740258B2 (en) | Electronics | |
| EP0488384A1 (en) | Electric power saving device of a portable data terminal and its method | |
| JP4353081B2 (en) | Electronic device and control method thereof | |
| JPH0380318B2 (en) | ||
| EP0369782A2 (en) | Drive circuit for operating an appliance such as a printer | |
| JP2740323B2 (en) | Electronics | |
| JP3140928B2 (en) | Electronic equipment with time display function | |
| KR910001307Y1 (en) | Piloting apparatus of hard disk use state for personal computer | |
| JPS61290515A (en) | Electronic equipment | |
| JPH08313905A (en) | Liquid crystal display device | |
| JPH0754451B2 (en) | Mobile terminal | |
| JPH0123803B2 (en) | ||
| JPH09167137A (en) | Power supply controller | |
| JP2002108269A (en) | Display system, digital paper and display control method | |
| KR950001189A (en) | Radiator Control | |
| JPH06130919A (en) | Liquid crystal display device | |
| JP2983702B2 (en) | Power supply for backup |