JPH02294716A - Electronic apparatus - Google Patents

Electronic apparatus

Info

Publication number
JPH02294716A
JPH02294716A JP1115610A JP11561089A JPH02294716A JP H02294716 A JPH02294716 A JP H02294716A JP 1115610 A JP1115610 A JP 1115610A JP 11561089 A JP11561089 A JP 11561089A JP H02294716 A JPH02294716 A JP H02294716A
Authority
JP
Japan
Prior art keywords
control device
stop mode
data
display
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1115610A
Other languages
Japanese (ja)
Other versions
JP2740258B2 (en
Inventor
Masahiro Ishiba
石場 正大
Shinji Kato
真治 加藤
Haruaki Kanbara
春明 神原
Shuji Imai
今井 修治
Isao Umezawa
梅沢 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP1115610A priority Critical patent/JP2740258B2/en
Publication of JPH02294716A publication Critical patent/JPH02294716A/en
Application granted granted Critical
Publication of JP2740258B2 publication Critical patent/JP2740258B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To allow an electronic apparatus to cope with plural stop mode releasing factors by supplying a stop mode releasing signal to the interruption input terminal of a control device and an I/O port and instructing control to be successively executed simultaneously with the release of a stop mode. CONSTITUTION:After the lapse of 2 seconds, a timer circuit 8 generates an output and outputs an interruption request to the control device 1 to periodically release the stop mode. The control device 1 detecting the interruption request is turned to a driven state, outputs address data for selecting the I/O port 15 and reads out data from the I/O port 15 through a data bus. The control device reading out the data reads out time data from a clock circuit 7, and when the read data are different from time data written in a display memory included in a display control circuit 6, writes the data read from the circuit 7 in the display memory and is restored to the stop mode. Thus, the electronic apparatus can be allowed to cope with plural releasing factors.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電池駆動可能な電子機器に関する。[Detailed description of the invention] (b) Industrial application fields The present invention relates to an electronic device that can be driven by a battery.

(口)従来の技術 最近ワードプロセッサ或いは電子手帳の電子機器に於で
は、電池駆動可能で携帯可能に構成されており、機器の
制御にはマイクロプロセッサで構成された制御装置が使
用され各種機能を実現している(例えば日経メカニカル
1988. 4. 4. pl06−108参照)。
(Example) Conventional technology Recently, electronic devices such as word processors and electronic notebooks are battery-powered and portable, and a control device consisting of a microprocessor is used to control the devices to realize various functions. (For example, see Nikkei Mechanical 1988.4.4. pl06-108).

(ハ)発明が解決しようとする課題 この様な電池駆動可能な電子機器に於では,表示益に液
晶表示器を使用し、又半導体部品にC−MOSlll成
の低消費電力の部品を使用することにより、消費電力の
低減が計られているが、それでもなお制御装置が動作し
ていると数十mAの電力消費が有り電池が消費されてい
る。例えば時計モードに設定し表示器で時刻表示してい
る期間中でもかなりの電力消費が有り、電池寿命が短く
なるという問題があった。
(c) Problems to be solved by the invention In such battery-powered electronic equipment, a liquid crystal display is used for display purposes, and low power consumption components made of C-MOS are used as semiconductor components. Although the power consumption is reduced by this, when the control device is operating, the power consumption is still several tens of mA, and the battery is consumed. For example, even when the watch mode is set and the time is displayed on the display, a considerable amount of power is consumed, resulting in a shortened battery life.

そこで制御装置をストップモードに設定すれば、電力消
費をlOμA程度に減少させることが可能である為、制
御装置を適宜ストップモードに設定することにより、か
なりの消費電力の削減が可能である。
Therefore, if the control device is set to the stop mode, the power consumption can be reduced to about 10 μA, so by appropriately setting the control device to the stop mode, it is possible to reduce the power consumption considerably.

ところが制御装置がストップモードに設定されると、完
全に不動作状態になる為、ストップモードの複数の解除
要因の1つにより制御装置に割込み要求が発生し、制御
装置が再駆動されてら、制御装置は何れのil1gpを
行なって良いかの判断が出来ないという問題があった。
However, when the control device is set to stop mode, it becomes completely inactive, so if one of the multiple stop mode cancellation factors generates an interrupt request to the control device and the control device is re-driven, the control There was a problem in that the device could not determine which IL1gp to perform.

又時計モードに於ては、時刻表示している期間中に制御
装置がストップモードになると、時刻が経過しても表示
が変化しないという間琶が有った。
Furthermore, in the clock mode, if the control device went into the stop mode while the time was being displayed, there was a problem in which the display did not change even after the time elapsed.

(二)課題を解決するための手段 本発明は上述の問題点を解消すべくなされたもので、ス
トップモード設定可能な制御装置と、制御装置の割込み
入力端子と入出力ポートにストップモード解除信号を供
給する手段と、時計回路と、表示器で溝成したものであ
る。
(2) Means for Solving the Problems The present invention has been made to solve the above-mentioned problems, and includes a control device capable of setting a stop mode, and a stop mode release signal sent to an interrupt input terminal and an input/output port of the control device. It consists of a means for supplying energy, a clock circuit, and a display.

(ホ)作 用 本発明は上述の如く購成したので、制御装置のストップ
モードを解除する際、#I御装置が入出力ポートのデー
タを判定することにより、割込み要求の種類を判別し制
御を行なうと共に、時計モードに於でも所定時間間隔で
制御装置を駆動することにより、時刻表示の変更を行な
うことができる。
(e) Function Since the present invention was purchased as described above, when canceling the stop mode of the control device, the #I control device determines the type of interrupt request by determining the data of the input/output port and controls the control device. At the same time, even in the clock mode, the time display can be changed by driving the control device at predetermined time intervals.

(へ)実施例 以下本発明の実施例を図面に基づき親明する。(f) Example Embodiments of the present invention will be explained below based on the drawings.

第1図は本発明の電子機器の全体の構成を示すブロック
図で、(1)は機器全体の制御を司る制御装置で、マイ
クロプロセッサで構成され制御プログラムが予め記憶さ
れているプログラムメモリ(2)のプログラムに従い各
部の制御を行なう。
FIG. 1 is a block diagram showing the overall configuration of the electronic device of the present invention, in which (1) is a control device that controls the entire device, and a program memory (2) that is composed of a microprocessor and stores a control program in advance. ) Each part is controlled according to the program.

(3)はテンキー、英数字キー等のデータ入力キーで構
成されたキーボードで、制御装置(1)にキー信号を供
給している。(4)はキーボード(3)より入力された
データ或いは制御装置(1)により処理されたデータ等
が記憶されるデータメモリで、制御装置(1)の制御の
下にデータの読み書きが行なわれる.(5)はキーボー
ド(3)より入力されたデータ或いは制御装!(1)に
より処理されたデータが表示される表示器でドットマト
リクスタイプの液晶表示器で購成され表示制御回路(6
)の制御の下に表示を行なう。尚表示制御回路(6)に
は表示器(5)の表示ドットに対応して表示データをメ
モリする表示メモリを備えており、制御装置(1)によ
り表示メモリに表示データが書込まれると、表示制御回
路(6)の制御で表示器(5)に表示される。(7)は
現在時刻信号を発生する時計回路で,キーボード(3)
のキー操作により時計モードに設定されると、制御装1
i(1)が時計回路(7)の時刻データを読み取り表示
器(5)に時刻表示を行なう。(8)は時計回路(7)
より出力される所定のパルス出力をカウントし、所定時
間経過した事をカウントすると出力を発生するタイマ回
路で、今の場合2秒経過すると出力を発生するよう博成
されている。
(3) is a keyboard composed of data input keys such as a numeric keypad and alphanumeric keys, which supplies key signals to the control device (1). (4) is a data memory in which data input from the keyboard (3) or data processed by the control device (1) is stored, and data is read and written under the control of the control device (1). (5) is the data or control device input from the keyboard (3)! (1) The display device that displays the processed data is a dot matrix type liquid crystal display that is purchased with a display control circuit (6
) is displayed under the control of The display control circuit (6) is equipped with a display memory that stores display data corresponding to the display dots of the display device (5), and when the display data is written into the display memory by the control device (1), It is displayed on the display (5) under the control of the display control circuit (6). (7) is a clock circuit that generates the current time signal, and the keyboard (3)
When clock mode is set by key operation, control unit 1
i(1) reads the time data from the clock circuit (7) and displays the time on the display (5). (8) is a clock circuit (7)
This is a timer circuit that counts the predetermined pulse outputs output from the circuit and generates an output when a predetermined period of time has elapsed.In this case, it is designed to generate an output when two seconds have elapsed.

第2図は電源回路の構成を示し、駆動電圧(VCC)が
電池(9)からt源スイッチ(10)を介して供給され
、バックアップ用電圧(Vccv)がバックアップ用電
池(1l)からダイオード(12)を介して供給され、
更に駆動電圧(Vcc)がダイオー}″(13)を介し
てバックアップ用電圧(VccM)端子に供給されてい
る。バックアップ用電圧(VCCM)は時計回路(7)
とデータメモリ(4)に供給され、その他の回路には駆
動電圧(Vcc)が供給されている。
Figure 2 shows the configuration of the power supply circuit, in which the drive voltage (VCC) is supplied from the battery (9) via the t-source switch (10), and the backup voltage (Vccv) is supplied from the backup battery (1l) to the diode ( 12),
Furthermore, the drive voltage (Vcc) is supplied to the backup voltage (VccM) terminal via the diode (13).The backup voltage (VCCM) is supplied to the clock circuit (7).
and the data memory (4), and the other circuits are supplied with a drive voltage (Vcc).

したがって電源スイッチ(10)がON状態では、ダイ
オード(13)の導通で機器全体に駆動電圧(VcC)
が供給され、OFF状態ではダイオード(12)が導通
しダイオード(13)が不導通になることにより、時計
回路(7)とデータメモリ(4)にのみ電源供給が行な
われ、動作状態に保持される。
Therefore, when the power switch (10) is in the ON state, the drive voltage (VcC) is applied to the entire device due to conduction of the diode (13).
is supplied, and in the OFF state, the diode (12) becomes conductive and the diode (13) becomes non-conductive, so that power is supplied only to the clock circuit (7) and the data memory (4), and the operating state is maintained. Ru.

第3図は制御装置(1)の割込み機能に関する構成を示
す図で、(14)は制御装置(1)の割込み入力端子(
 N M I )に接続されたORゲートで、タイマ回
路(8)の出力の他各種のストップモード解除信号が供
給される。(15)(16)(17)は制御装置(1)
の入出力ポートで、制御装ri!(1 )のアドレスバ
ス(l8)より供給されるアドレスデータをデコーダ(
19)により変換した出力により選択駆動され、且つI
IJ御装置(1)とデータパス(20)で接続されてい
る。そして入出力ポート(15)にはORゲート(14
)に入力されているストップモード解除信号が供給され
、ストップモード解除信号の種類の判別に使用される。
FIG. 3 is a diagram showing the configuration of the interrupt function of the control device (1), and (14) is the interrupt input terminal (14) of the control device (1).
The output of the timer circuit (8) and various stop mode release signals are supplied to the OR gate connected to NMI). (15) (16) (17) are control devices (1)
At the input/output port of the control device ri! The address data supplied from the address bus (l8) of (1) is sent to the decoder (
19) is selectively driven by the output converted by I
It is connected to the IJ control device (1) by a data path (20). And the input/output port (15) has an OR gate (14).
) is supplied to the stop mode release signal, and is used to determine the type of stop mode release signal.

一方入出力ボー} (16)(17)は、キーボード(
3)のキーマトリクス回路に接続され、スキャン用に使
用さjLる。(2l)はキーマトリクス回路よりの出力
信号が入力されたNANDゲートで、制御装置(1)の
ストップモード時にキー操作を検出し、制御装置(1)
に割込み要求信号を発生するようORゲート(14)の
入力に接続されている。尚制御装置(1)は1つの制御
処理の終了で自動的にストップモードになるよう、プロ
グラムメモリ(2)にプログラムされている。
On the other hand, the input/output baud} (16) and (17) are the keyboard (
3) is connected to the key matrix circuit and used for scanning. (2l) is a NAND gate into which the output signal from the key matrix circuit is input, which detects a key operation when the control device (1) is in the stop mode;
It is connected to the input of the OR gate (14) to generate an interrupt request signal. The control device (1) is programmed in the program memory (2) so that it automatically enters the stop mode upon completion of one control process.

次に斯る構成よりなる本発明の動作につき、時計表示モ
ードを例に説明する。
Next, the operation of the present invention having such a configuration will be explained using a clock display mode as an example.

時計回路(7)には電源スイッチ(10)のOFF時で
ら、バックアップ用電池(11)から電圧が供給されて
おり、常時動作状態にあるが、表示器(5)並びに表示
制御回路(6)への電圧供給はないゐ、表示i5(5)
に時刻は表示されない。
The clock circuit (7) is supplied with voltage from the backup battery (11) even when the power switch (10) is OFF, and is always in operation. ) is not supplied with voltage, display i5 (5)
The time is not displayed.

そこで電源スイッチ(10)がONにされると、機器全
体に駆動電圧(Vcc)が供給されることにより動作状
態となるので、キーボード(3)で時計モードに設定す
るキー操作を行なうと、入出力回路(16)(17)に
よるキースキャンによりキー信号を検出した制御装置(
1)は、時計回路(7)よりの時刻データを読み取り表
示制御回路(6)の表示メモリに書込むことにより、表
示器(5)に現在時刻を表示する。
When the power switch (10) is turned on, the drive voltage (Vcc) is supplied to the entire device and it becomes operational, so when you press the key to set the clock mode on the keyboard (3), you can enter the clock mode. The control device (
1) displays the current time on the display (5) by reading the time data from the clock circuit (7) and writing it into the display memory of the display control circuit (6).

そしてキーボード(3)で時計モードから池のモードへ
切換えるキー操作が所定時間内にない場合には、制御装
置(1)はストップモードとなり動fヤを停止する。こ
の間も表示制御回路(6)には駆動電圧(Vcc)が供
給されている為、表示器(5)には時刻表示が行なわれ
ているが、時計回路(7)の時刻が経過しても、制御装
置(1)は停止されているので、表示器(5)の表示は
変化せず時計として機能していないことになる。
If there is no key operation on the keyboard (3) to switch from the clock mode to the clock mode within a predetermined time, the control device (1) enters the stop mode and stops the operation. During this time, the drive voltage (Vcc) is still being supplied to the display control circuit (6), so the time is displayed on the display (5), but even if the time of the clock circuit (7) has passed, Since the control device (1) is stopped, the display on the display (5) does not change and does not function as a clock.

そこで本願では、タイマ回路(8)が2秒経過した事を
カウントすると出力を発生し、ORゲート(14)を介
して制御装置(1)に割込み要求を発生し、スト・ンブ
モードを周明的に解除している。こtLにより割込み要
求を検出した制御装置(1月ま動作状態となり入出力ポ
ート(15)を選択するアドレスデータを出力し、デー
タパス(20)を介し入出力ポー} (15)のデータ
を読み込む。今データが8ビットで構成されているとす
ると、タイマ回路(8)の出力が供給されているビット
のみI{レベルに設定されているので、データを読み込
んだ制御装置(1)は、タイマ回路(8)よ9の割込み
と判断し、直ちに時計回路(7)の時刻データを読み取
り、表示制御回路(6)の表示メモリに書込まれている
時刻データとの比較を行ない、同じであれば何もせずス
トップ七ードに復帰する。しかし時刻データが異なる場
合には、制御装1(1 )は時計回路(7)より読み取
ったデータを表示メモリに書込み。ストップモードに復
帰する。これにより表示器(5)には更新された時刻表
示が行なノつれる。この結果時計表示モードに於ては、
制御装置(1)はタイマ回路(8)よりのストップモー
ド解除により、2秒周胡でストップモードの解除が行な
われ、時刻表示の更新を行なっている。
Therefore, in the present application, when the timer circuit (8) counts that two seconds have passed, it generates an output, generates an interrupt request to the control device (1) via the OR gate (14), and explicitly switches to the strike mode. It has been canceled. The control device that detected the interrupt request by this tL (will become operational until January, outputs address data to select the input/output port (15), and reads the data of the input/output port (15) via the data path (20)) Assuming that the data now consists of 8 bits, only the bit to which the output of the timer circuit (8) is supplied is set to I{ level, so the control device (1) that has read the data The circuit (8) determines that it is an interrupt from 9, immediately reads the time data from the clock circuit (7), compares it with the time data written in the display memory of the display control circuit (6), and checks whether the data is the same. If the time data is different, the controller 1 (1) writes the data read from the clock circuit (7) to the display memory and returns to the stop mode. As a result, the updated time is displayed on the display (5).As a result, in the clock display mode,
The control device (1) is released from the stop mode in 2 seconds by the timer circuit (8), and updates the time display.

次に他の動ずvモードに於て、キーボード(3)よりの
キー操作待ちの際にら、制御装置(1)はストップモー
ドに設定され、電力消費の削減が計られるが、制御装置
(1)はストップモードに入る際、入出力ポート(17
)への出力を全てHレベルに設定することにより、イン
バータ(22)の出力がLレベルに設定される。この結
果何れかのキーが操作されると、操作されたキーが接続
されているラインがLレベルとなり、NANDゲート(
21)の出力が■{レベルに変化し、ORゲート(14
)を介して制御装置(1)の割込み入力端子(NM i
 )に信号が供給されると共に、入出力ボー} (15
)の対応した端子が■{レベルに設定される。
Next, in another motionless v mode, while waiting for a key operation on the keyboard (3), the control device (1) is set to the stop mode to reduce power consumption, but the control device ( 1) When entering stop mode, the input/output port (17
) by setting all outputs to H level, the output of the inverter (22) is set to L level. As a result, when any key is operated, the line connected to the operated key becomes L level, and the NAND gate (
The output of 21) changes to the level ■{, and the OR gate (14
) of the control device (1) via the interrupt input terminal (NM i
) is supplied with a signal, and the input/output baud} (15
) is set to the ■{level.

そこで割込み嬰求が有ることを検出した制御装置C1 
’)は,前述と同様にして入出力ポート(15)を選択
するアドレス信号を発生し、入出力ポート(15)のデ
ータをデータパス(20》を介して読み込み,何れの割
込み要求か判断するが、今キーボード(3)からの割込
みであるので,続いて入出力ボー ト(16)(1.7
)を選択するアドレス信号を発生し、且つデータパス(
20)にキーマトリクス回路をスキャンするスキャン信
号を発生して入出力ポート(17)に供給し、入出力ポ
ート(05)よりのリターン信号を読み込むことにより
、制御装1(1 )は何れのキーが操作されたか判定し
、操作されたキーに対応した制御を行なう。
Then, the control device C1 detects that there is an interrupt request.
') generates an address signal to select the input/output port (15) in the same way as above, reads the data of the input/output port (15) via the data path (20), and determines which interrupt request it is. However, since this is an interrupt from the keyboard (3), the next interrupt is from the input/output board (16) (1.7).
), and generates an address signal that selects the data path (
By generating a scan signal to scan the key matrix circuit at 20) and supplying it to the input/output port (17), and reading the return signal from the input/output port (05), the control unit 1 (1) It determines whether a key has been operated and performs control corresponding to the operated key.

尚前述の実施例では,タイマー回路(8)の出力とキー
人力の出力により制御装置(1)のストップモードを解
除する場合を示したが、更にオート・パワー・オフ機能
を作動させる為のタイマ回路の出力等によってもストッ
プモードの解除が可能であり、ストップモード解除信号
をORゲート(】4)と入出力ポート(15)に供給す
ることにより行なうことができる。
In the above-mentioned embodiment, the stop mode of the control device (1) is canceled by the output of the timer circuit (8) and the output of the key manually. The stop mode can also be canceled by the output of the circuit, and this can be done by supplying the stop mode cancellation signal to the OR gate (4) and the input/output port (15).

(ト)発明の効果 上述の如く本発明の電子機器は、制御動作が必要ない時
制御装置をストップ七ードに設定し、電力消費の削減を
計ると共に、制御装置の割込み入力端子と入出力ポート
にストンプモード解除信号を供給し、ストップモードの
解除と同時に次にどの制御を行なうかを指示することに
よr2、複数のストップモード解除要因に対応すること
が出来るもので、電池駆動される電子機器に適用して効
果大なるものである。
(g) Effects of the Invention As described above, the electronic device of the present invention sets the control device to the stop mode when no control operation is required, thereby reducing power consumption, and also connects the interrupt input terminal of the control device to the input/output terminal. By supplying a stomp mode release signal to the port and instructing which control to perform next at the same time as stop mode is released, it is possible to respond to multiple stop mode release factors.It is battery-powered. It is highly effective when applied to electronic equipment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の電子i器の構成を示すブロンク図、第
2図は電源回路の構成を示す回路図、第3図は第1図の
要部を詳細に示す回路図である。 (1)・・・制御装置、(3)・・・キーボード、(5
)・・・表示器、(7)・・・時計回路、(8)・・・
タイマ回路、(15)(16)(17)・・・入出力ポ
ート。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣(外2名) 第3図 VCCM
FIG. 1 is a block diagram showing the configuration of an electronic device according to the present invention, FIG. 2 is a circuit diagram showing the configuration of a power supply circuit, and FIG. 3 is a circuit diagram showing the main parts of FIG. 1 in detail. (1)...control device, (3)...keyboard, (5
)...Indicator, (7)...Clock circuit, (8)...
Timer circuit, (15) (16) (17)...input/output port. Applicant: Sanyo Electric Co., Ltd. and one other representative Patent attorney Takuji Nishino (two others) Figure 3 VCCM

Claims (2)

【特許請求の範囲】[Claims] (1)電池駆動可能でストップモードに設定可能な制御
装置により制御される電子機器に於て、制御装置の割込
み入力端子と入出力ポートにストップモード解除信号を
供給する手段を設け、割込み入力端子へのストップモー
ド解除信号の供給で、ストップモードを解除された制御
装置が入出力ポートのデータに基づき次の制御を開始す
ることを特徴とする電子機器。
(1) In an electronic device that is controlled by a control device that can be driven by batteries and that can be set to stop mode, a means for supplying a stop mode release signal to the interrupt input terminal and input/output port of the control device is provided, and the interrupt input terminal An electronic device characterized in that when a stop mode release signal is supplied to the control device, the control device released from the stop mode starts the next control based on the data of the input/output port.
(2)前記電子機器が時計回路と、所定周期でストップ
モード解除信号を発生するタイマ手段と、時計回路より
の時刻データを表示する表示器を備え、前記制御装置が
タイマ手段よりのストップモード解除信号により、時計
回路の時刻データを読み取り表示器の表示時刻を所定周
期で更新することを特徴とする請求項第1項記載の電子
機器。
(2) The electronic device includes a clock circuit, a timer means for generating a stop mode release signal at a predetermined period, and a display for displaying time data from the clock circuit, and the control device is configured to release the stop mode from the timer means. 2. The electronic device according to claim 1, wherein the electronic device reads time data from a clock circuit and updates the displayed time on a display at a predetermined cycle based on a signal.
JP1115610A 1989-05-09 1989-05-09 Electronics Expired - Lifetime JP2740258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1115610A JP2740258B2 (en) 1989-05-09 1989-05-09 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1115610A JP2740258B2 (en) 1989-05-09 1989-05-09 Electronics

Publications (2)

Publication Number Publication Date
JPH02294716A true JPH02294716A (en) 1990-12-05
JP2740258B2 JP2740258B2 (en) 1998-04-15

Family

ID=14666908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1115610A Expired - Lifetime JP2740258B2 (en) 1989-05-09 1989-05-09 Electronics

Country Status (1)

Country Link
JP (1) JP2740258B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61153739A (en) * 1984-12-27 1986-07-12 Mitsubishi Electric Corp Interrupting circuit of microprocessor
JPS61220016A (en) * 1985-03-26 1986-09-30 Fujitsu Ltd Sleeve mode control system of processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61153739A (en) * 1984-12-27 1986-07-12 Mitsubishi Electric Corp Interrupting circuit of microprocessor
JPS61220016A (en) * 1985-03-26 1986-09-30 Fujitsu Ltd Sleeve mode control system of processor

Also Published As

Publication number Publication date
JP2740258B2 (en) 1998-04-15

Similar Documents

Publication Publication Date Title
EP0435082B1 (en) Portable electronic device
TW470876B (en) Launch key, low power CD-ROM player for portable computers
US4870570A (en) Control system for multi-processor
KR100626359B1 (en) Method for power management of computer system
JPH0650457B2 (en) Computer system device power controller
US5237698A (en) Microcomputer
US4964073A (en) Portable data collecting and processing apparatus
JPS61288725A (en) Power source control system for electronic equipment
JPS6341889A (en) Display device
JPH0542505Y2 (en)
EP0488384A1 (en) Electric power saving device of a portable data terminal and its method
JPH02294716A (en) Electronic apparatus
JP2516347B2 (en) Control method of word processor
JPS61290515A (en) Electronic equipment
JPH06160805A (en) Liquid crystal display control system
US7308585B2 (en) Low power residual remaining power indicator
US5569965A (en) Control method for reducing quiescent current
JPH0734170B2 (en) Electronic data processor
JP2740323B2 (en) Electronics
KR910001307Y1 (en) Piloting apparatus of hard disk use state for personal computer
JPS62249215A (en) Portable terminal equipment
KR910001253B1 (en) Register
KR20040072874A (en) Energy-saving electronic device and energy-saving method for use with the same
JPH04213759A (en) Document processor
JPS61143169A (en) Operating panel circuit for printer