JPS5886652A - 時分割多重フアイルアクセス制御回路 - Google Patents
時分割多重フアイルアクセス制御回路Info
- Publication number
- JPS5886652A JPS5886652A JP56184788A JP18478881A JPS5886652A JP S5886652 A JPS5886652 A JP S5886652A JP 56184788 A JP56184788 A JP 56184788A JP 18478881 A JP18478881 A JP 18478881A JP S5886652 A JPS5886652 A JP S5886652A
- Authority
- JP
- Japan
- Prior art keywords
- file
- time
- access
- logic
- alternately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はファイルアクセス制御回路に関し、特に複数個
の処理装置が１個のファイル装置を時分割で多重にアク
セスする時分割多重ファイルアクセス制御回路に関する
。
の処理装置が１個のファイル装置を時分割で多重にアク
セスする時分割多重ファイルアクセス制御回路に関する
。
従来、複数個の処理装置が１個のファイル装置を多重に
アクセスする多重ファイルアクセス制御方式として、次
の２つの方式がある。
アクセスする多重ファイルアクセス制御方式として、次
の２つの方式がある。
第一の方式はアクセス要求信号／アクセス許可信号によ
る方式である。この方式ではある処理装置がファイルを
アクセスしたい場合、先づアクセス制御回路に対してア
クセス要求信号を出すアクセス制御回路１はこれに答え
てファイル装置の使用状態を調ベファイル装置が他の処
理装置で使用されてなくアクセスが可能なときアクセス
要求を出した処理装置にファイル装置の使用を認めアク
セス許可信号与える。このようにして複数個の処理装置
間におけるアクセス競合を避は多重化する。
る方式である。この方式ではある処理装置がファイルを
アクセスしたい場合、先づアクセス制御回路に対してア
クセス要求信号を出すアクセス制御回路１はこれに答え
てファイル装置の使用状態を調ベファイル装置が他の処
理装置で使用されてなくアクセスが可能なときアクセス
要求を出した処理装置にファイル装置の使用を認めアク
セス許可信号与える。このようにして複数個の処理装置
間におけるアクセス競合を避は多重化する。
第二の方式は時分割方式である、この方式では複数個の
処理装置毎に固定、固有のファイル装置使用可能時間を
割当て処理装置はその時間内でアクセスを終えるように
し、時間的に絶対に複数個の処理装置間におけるアクセ
ス競合が起こらないようにし多重化する。したがって、
前者の場合るる処理装置においてファイルアクセスの要
求が発生したとき他の処理装置からのファイルアクセス
要求がなけれにファイル装置を連続的に使用することか
できファイル装置の使用効率はよいが前記説明したよう
に複数ｌＩＬ理装置間におけるアクセスの競合を避ける
ための複数な排他制御回路か必須であシ多くの金物を必
要とする欠点かあった。
処理装置毎に固定、固有のファイル装置使用可能時間を
割当て処理装置はその時間内でアクセスを終えるように
し、時間的に絶対に複数個の処理装置間におけるアクセ
ス競合が起こらないようにし多重化する。したがって、
前者の場合るる処理装置においてファイルアクセスの要
求が発生したとき他の処理装置からのファイルアクセス
要求がなけれにファイル装置を連続的に使用することか
できファイル装置の使用効率はよいが前記説明したよう
に複数ｌＩＬ理装置間におけるアクセスの競合を避ける
ための複数な排他制御回路か必須であシ多くの金物を必
要とする欠点かあった。
一方、後者の場合は前記アクセスの競合が起ら表いため
排他制御回路を必喪とせず金物が少なくてすむが特定の
処理装置にファイルアクセスの振求が偏よった場合、フ
ァイル装置の空使用時間が多く存在することになｐファ
イル装置の使用効率が著しく悪くなる欠点がめった。
排他制御回路を必喪とせず金物が少なくてすむが特定の
処理装置にファイルアクセスの振求が偏よった場合、フ
ァイル装置の空使用時間が多く存在することになｐファ
イル装置の使用効率が著しく悪くなる欠点がめった。
本発明は、ファイル装置の単位アクセス時間を刻時する
クロックパルスをカウントするカウンタと、処理装置か
らのファイルアクセス要求を記憶するレジスタと、前記
カウンタ及びレジスタの出力によってアドレシングされ
単位アクセス時間毎にファイル装置と複数個の処理装置
の内１個との結合状態を指定する選択信号を生成するリ
ードオンリーメモリ（ＲＯＭ）と、その選択信号により
て複＃Ｉ＠の処理装置の排他選択を行うセレクタとを有
し、処理装置からのファイルアクセス要求度に応じて個
々の処理装置に割当てるファイル装置の使用可能時間の
用事をかえ、ファイル装置の使用効率のよい多重ファイ
ルアクセス制御回路を提供する。
クロックパルスをカウントするカウンタと、処理装置か
らのファイルアクセス要求を記憶するレジスタと、前記
カウンタ及びレジスタの出力によってアドレシングされ
単位アクセス時間毎にファイル装置と複数個の処理装置
の内１個との結合状態を指定する選択信号を生成するリ
ードオンリーメモリ（ＲＯＭ）と、その選択信号により
て複＃Ｉ＠の処理装置の排他選択を行うセレクタとを有
し、処理装置からのファイルアクセス要求度に応じて個
々の処理装置に割当てるファイル装置の使用可能時間の
用事をかえ、ファイル装置の使用効率のよい多重ファイ
ルアクセス制御回路を提供する。
次に本発明の一実施例を図面を参照して説明する。
第１図は本発明実施例処理装置の構成図である。
２６の処理ＫＶ２及び３が１個のファイル！！：ｔｌを
多重にアクセスするものとする。２個の処理装Ｗｔ、２
及び３＃ｉそれぞれのアクセス制御信号４及び５でセレ
クタ６を介してファイル装置１に接続されている。セレ
クタ６は入力信号端子ＳＥＬが論理「０」のとき処理装
置２をファイル装置１とを結合させ、又入力信号端子Ｓ
ＥＬが論理「１」のとき処理装＃３とファイル装置１と
を結合させる作用を有すゐものである。カウンタ７はフ
ァイ′ル装置１０単位アクセス時間すなわち１回のアク
セスに要する時間を刻時するり四ツクパルスＣＰをカウ
ントし出力として論理「０」及び「１」の２値を持つ１
ビツトのリングカウンタである。レジスタ８は処理装置
２，３からのファイルアクセス要求信号１０，１１をク
ロックパルスＣＰでラッチ −記憶する２ビツトのレジ
スタである。図においてレジスタ８の’１＊”ｌはファ
イルアクセス要求信号を与える端子である。０１ ｅ
Ｏ寓はラッチ出力信号を出力する端子で入力端子”１＊
Ｉｌとそれぞれ対応している。ＲＯＭ９は８個のアドレ
ス数を持ち、各アドレスに対し１ビツトの情報を持つリ
ードオンリメモリである。このＲＯＭ９は２．２．２
の重みをもつそれぞれＡ・、４．ム黛”のアドレス入力
端子と読出出力信号を出力するＯＵＴ端子とを備えてい
る。アドレス入力端子ＡＯはカウンタ７の出力端子と人
１．Ａ、はレジスタ８の出力端子０１ｅ０１とそれぞれ
接続されてい暮。又、ＯＵＴ端子はセレクタ６の入力端
子ＳＥＬと接続されている。このＲＯＭ９の構成内容を
第２図に示す。
多重にアクセスするものとする。２個の処理装Ｗｔ、２
及び３＃ｉそれぞれのアクセス制御信号４及び５でセレ
クタ６を介してファイル装置１に接続されている。セレ
クタ６は入力信号端子ＳＥＬが論理「０」のとき処理装
置２をファイル装置１とを結合させ、又入力信号端子Ｓ
ＥＬが論理「１」のとき処理装＃３とファイル装置１と
を結合させる作用を有すゐものである。カウンタ７はフ
ァイ′ル装置１０単位アクセス時間すなわち１回のアク
セスに要する時間を刻時するり四ツクパルスＣＰをカウ
ントし出力として論理「０」及び「１」の２値を持つ１
ビツトのリングカウンタである。レジスタ８は処理装置
２，３からのファイルアクセス要求信号１０，１１をク
ロックパルスＣＰでラッチ −記憶する２ビツトのレジ
スタである。図においてレジスタ８の’１＊”ｌはファ
イルアクセス要求信号を与える端子である。０１ ｅ
Ｏ寓はラッチ出力信号を出力する端子で入力端子”１＊
Ｉｌとそれぞれ対応している。ＲＯＭ９は８個のアドレ
ス数を持ち、各アドレスに対し１ビツトの情報を持つリ
ードオンリメモリである。このＲＯＭ９は２．２．２
の重みをもつそれぞれＡ・、４．ム黛”のアドレス入力
端子と読出出力信号を出力するＯＵＴ端子とを備えてい
る。アドレス入力端子ＡＯはカウンタ７の出力端子と人
１．Ａ、はレジスタ８の出力端子０１ｅ０１とそれぞれ
接続されてい暮。又、ＯＵＴ端子はセレクタ６の入力端
子ＳＥＬと接続されている。このＲＯＭ９の構成内容を
第２図に示す。
このように構成された回路の動作を以下説明する。
（１）処理装置２，３が共にファイルアクセスの要求が
生じた場合はそれぞれの要求信号１０．１１を論理「１
」とし、レジスタ８の入力端子”ＩｓＩ、に論理「１１
」を与える。レジスタ８は入力端子”１ｅＩｌに与えら
れた久方状態をクロックパルスＣＰによってラッチ記憶
し、その出力端子０１．０！に論理「１１」を得る。
生じた場合はそれぞれの要求信号１０．１１を論理「１
」とし、レジスタ８の入力端子”ＩｓＩ、に論理「１１
」を与える。レジスタ８は入力端子”１ｅＩｌに与えら
れた久方状態をクロックパルスＣＰによってラッチ記憶
し、その出力端子０１．０！に論理「１１」を得る。
一方カウンタフの出力端子には、クロックパルスＣＰの
発生毎に論理ｒｌＪ、ｒＯＪを交互にく）返す。従って
第３図伽）に示すようにり四ツクパルスＣＰの発生毎に
ＲＯＭ９のアドレス入力端子４ ｔＡｌ ＃ム０は論１
１ｒｌｌｌＪ汀１１０Ｊと交互に〈シ返し変化する。そ
の結果第２図かられかるようＫＲＯＭ９の出力端子ＯＵ
’Ｉ’には論理ｒｌＪ、ｒＯＪが交互に現われる。よっ
てセレクタ６はりｐツクパルスＣＰの発生毎に処理装置
２及び３を交互にファイル装置１と結合させる。
発生毎に論理ｒｌＪ、ｒＯＪを交互にく）返す。従って
第３図伽）に示すようにり四ツクパルスＣＰの発生毎に
ＲＯＭ９のアドレス入力端子４ ｔＡｌ ＃ム０は論１
１ｒｌｌｌＪ汀１１０Ｊと交互に〈シ返し変化する。そ
の結果第２図かられかるようＫＲＯＭ９の出力端子ＯＵ
’Ｉ’には論理ｒｌＪ、ｒＯＪが交互に現われる。よっ
てセレクタ６はりｐツクパルスＣＰの発生毎に処理装置
２及び３を交互にファイル装置１と結合させる。
従りて、処理装置２及び３がファイル装置１を時分割で
多重にアクセスすることができる。
多重にアクセスすることができる。
（２）次に１処理装置２のみにファイルアクセスの要求
が生じた場合は処理装置２の要求信号１０を論理「１」
、処理装置３の要求信号１１を陵１１ｒＯＪとし、レジ
スタ８０入力端子”１＋Ｉｆｉに論理「１０」を与える
。レジスタ８１入力端子Ｉｌｓ”ｌ に寿見られた入力
状態゛をクロックパルスＣＰによってラッチ記憶し、そ
の出力端子０１゜０寓に論理「１０」を得る。一方、カ
ウンタ７の出力端子には前述（１）と同様にクロックパ
ルスＣＰの発生毎に論理ｒｌＪ、ｒＯＪを交互に〈シ返
す。
が生じた場合は処理装置２の要求信号１０を論理「１」
、処理装置３の要求信号１１を陵１１ｒＯＪとし、レジ
スタ８０入力端子”１＋Ｉｆｉに論理「１０」を与える
。レジスタ８１入力端子Ｉｌｓ”ｌ に寿見られた入力
状態゛をクロックパルスＣＰによってラッチ記憶し、そ
の出力端子０１゜０寓に論理「１０」を得る。一方、カ
ウンタ７の出力端子には前述（１）と同様にクロックパ
ルスＣＰの発生毎に論理ｒｌＪ、ｒＯＪを交互に〈シ返
す。
従って第３図（ｂ）に示すようにクロックパルスＣＰの
発生毎に＆ＯＭ９のアドレス入力端千人、、人、。
発生毎に＆ＯＭ９のアドレス入力端千人、、人、。
ＡＯは論理ｒｏ１１Ｊ、ｒｏ１０Ｊと交互に〈シ返し変
化する。しかしながら、ＲＯＭ９の出力端子ＯＵＴは第
２図かられかるようにアドレス入力端子Ａ２ ｓＡｌ
ｅＡＩＪが論理ｒｏ１１Ｊ、ｒｏ１０Ｊ と変化して
も論理「０」を保持する。よりて、セレクタ６は常に処
理装置２とファイル装ｆ１とを結合させる。従って、処
理装置２のみがファイルアクセスを必要とする場合は常
に処理装置２とファイル装置１とが結合され処理装置２
は連続的にファイルアクセスが可能となシフアイル装置
１を効率よく使用することができる。
化する。しかしながら、ＲＯＭ９の出力端子ＯＵＴは第
２図かられかるようにアドレス入力端子Ａ２ ｓＡｌ
ｅＡＩＪが論理ｒｏ１１Ｊ、ｒｏ１０Ｊ と変化して
も論理「０」を保持する。よりて、セレクタ６は常に処
理装置２とファイル装ｆ１とを結合させる。従って、処
理装置２のみがファイルアクセスを必要とする場合は常
に処理装置２とファイル装置１とが結合され処理装置２
は連続的にファイルアクセスが可能となシフアイル装置
１を効率よく使用することができる。
（３）処理装ｆ３のみにファイルアクセスの要求が生じ
た場合は、前述（２）とは逆に、要求信号１０を論理「
０」、要求信号１１を論理「１」とし、レジスタ８の入
力端子１１．Ｉｓに論理「０１」を与える。以下前述（
２）と同様に動作し、第３図（Ｃ）に示すようにクロッ
クパルスＣＰの発生毎にＲＯＭ９のアドレス入力端子’
ｌ ｅＡｌ ｍＡｏ は論理ｒ１０１ＪｒｌｏＯＪと交
互にくり返し変化する。しかしながらＲＯＭ９の出力端
子ＯＵＴは、アドレス入力端子Ａ、 、Ａ、 、Ａｏの
ｊ化にもかかわらず、論理「１」を保持する。よってセ
レクタ６は常に処理装置３とファイル装置ｌとを結合さ
せる。従って処理装置３は連続的にファイルアクセスが
可能とな夛ファイル装ｆ１１を効率よく使用することが
できる。
た場合は、前述（２）とは逆に、要求信号１０を論理「
０」、要求信号１１を論理「１」とし、レジスタ８の入
力端子１１．Ｉｓに論理「０１」を与える。以下前述（
２）と同様に動作し、第３図（Ｃ）に示すようにクロッ
クパルスＣＰの発生毎にＲＯＭ９のアドレス入力端子’
ｌ ｅＡｌ ｍＡｏ は論理ｒ１０１ＪｒｌｏＯＪと交
互にくり返し変化する。しかしながらＲＯＭ９の出力端
子ＯＵＴは、アドレス入力端子Ａ、 、Ａ、 、Ａｏの
ｊ化にもかかわらず、論理「１」を保持する。よってセ
レクタ６は常に処理装置３とファイル装置ｌとを結合さ
せる。従って処理装置３は連続的にファイルアクセスが
可能とな夛ファイル装ｆ１１を効率よく使用することが
できる。
以上、説明した構成例はもつとも単純力ものでＩｈシ、
カウンタのビット数、レジスタのピット数１’ＬＯＭの
構成内容を変えるととによってよｐきめこまかく高度な
時分割多重アクセスが実現できることはいうまでもない
。
カウンタのビット数、レジスタのピット数１’ＬＯＭの
構成内容を変えるととによってよｐきめこまかく高度な
時分割多重アクセスが実現できることはいうまでもない
。
本発明は以上説明したように、個々の処理装置に；ける
ファイルアクセス要求度に応じてファイル装置の使用可
能時間の割轟比率をかえることによシフアイル装置の使
用効率を向上させる効果がある。
ファイルアクセス要求度に応じてファイル装置の使用可
能時間の割轟比率をかえることによシフアイル装置の使
用効率を向上させる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図で示したＲＯＭ９の構成例、第３図は第１図の動
作状況を示すタイムチャートである。 ｌ・・・・・・ファイル装置、２．３・・・・・・処理
装置、４゜５・・・・・・ファイル制御信号、６・−・
・・・セレクタ、７・・・・・・カウンタ、８・・・・
・レジスタ、９・・・・・・ＲＯＭ、１０゜１１・・・
・・・ファイルアクセス要求信号。 給１図 痢２図
第１図で示したＲＯＭ９の構成例、第３図は第１図の動
作状況を示すタイムチャートである。 ｌ・・・・・・ファイル装置、２．３・・・・・・処理
装置、４゜５・・・・・・ファイル制御信号、６・−・
・・・セレクタ、７・・・・・・カウンタ、８・・・・
・レジスタ、９・・・・・・ＲＯＭ、１０゜１１・・・
・・・ファイルアクセス要求信号。 給１図 痢２図
Claims (1)
- 複数個の処理装置が１個のファイル装置を時分割で多重
にアクセスする時分割多重ファイルアクセス制御におい
て、前記ファイル装置の単位アクセス時間を刻時するク
クックパルスをカウントするカクンタと、前記処理装置
のファイルアクセス要求を記憶するレジスタと、前記カ
ウンタの出力によってアドレシングされ前記単位アクセ
ス時間毎の前記ファイル装置と前記処理装置の内１個と
の結合状態を指定する選択信号を生成するり一ドオンリ
メモリと、前記選針信号により前Ｖ如珊装置の排他選択
を行うセレクタとを有することを特徴とする時分割多重
ファイルアクセス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184788A JPS5886652A (ja) | 1981-11-18 | 1981-11-18 | 時分割多重フアイルアクセス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184788A JPS5886652A (ja) | 1981-11-18 | 1981-11-18 | 時分割多重フアイルアクセス制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886652A true JPS5886652A (ja) | 1983-05-24 |
Family
ID=16159297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184788A Pending JPS5886652A (ja) | 1981-11-18 | 1981-11-18 | 時分割多重フアイルアクセス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891704A (ja) * | 1982-11-15 | 1983-05-31 | Tokuyama Soda Co Ltd | プロピレン重合体の製造方法 |
| JPH02196338A (ja) * | 1989-01-26 | 1990-08-02 | Hitachi Ltd | データベースアクセス方式 |
-
1981
- 1981-11-18 JP JP56184788A patent/JPS5886652A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891704A (ja) * | 1982-11-15 | 1983-05-31 | Tokuyama Soda Co Ltd | プロピレン重合体の製造方法 |
| JPH0216764B2 (ja) * | 1982-11-15 | 1990-04-18 | Tokuyama Soda Kk | |
| JPH02196338A (ja) * | 1989-01-26 | 1990-08-02 | Hitachi Ltd | データベースアクセス方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814974A (en) | Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements | |
| JPH065527B2 (ja) | 通信ネットワークアダプタ | |
| US4470112A (en) | Circuitry for allocating access to a demand-shared bus | |
| RU2110838C1 (ru) | Устройство для оптимизации организации доступа к общей шине во время передачи данных с прямым доступом к памяти | |
| US5412788A (en) | Memory bank management and arbitration in multiprocessor computer system | |
| JPH0740250B2 (ja) | データ・バスへのアクセスを制御する装置 | |
| JPS6046750B2 (ja) | 優先順位決定システム | |
| GB1438875A (en) | Data storage systems | |
| JPH033257B2 (ja) | ||
| US5659688A (en) | Technique and circuit for providing two or more processors with time multiplexed access to a shared system resource | |
| US4791563A (en) | Arrangement for apportioning priority among co-operating computers | |
| US3703707A (en) | Dual clock memory access control | |
| US5068782A (en) | Accessing control with predetermined priority based on a feedback arrangement | |
| JPS5886652A (ja) | 時分割多重フアイルアクセス制御回路 | |
| US3377621A (en) | Electronic data processing system with time sharing of memory | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| CA1295751C (en) | Increased bandwidth for multi-processor access of a common resource | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| US4773037A (en) | Increased bandwidth for multi-processor access of a common resource | |
| JPH07281942A (ja) | 共有資源のアービトレーション方法 | |
| JPH07114496A (ja) | 共有メモリ制御回路 | |
| JPS60133592A (ja) | 複合メモリリフレツシユ方式 | |
| KR100188004B1 (ko) | 동적 메모리 장치를 구비한 시스템의 버스 중재방법 및 회로 | |
| JPH04346140A (ja) | 共有メモリのアクセス制御装置 | |
| SU760074A1 (ru) | Устройство для обмена информацией 1 |