JPS5885812U - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPS5885812U JPS5885812U JP18003981U JP18003981U JPS5885812U JP S5885812 U JPS5885812 U JP S5885812U JP 18003981 U JP18003981 U JP 18003981U JP 18003981 U JP18003981 U JP 18003981U JP S5885812 U JPS5885812 U JP S5885812U
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- power supply
- transistor
- coupled
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の演算増幅回路の同図略図、第２図は第１
図の演算増幅回路およびこの考案の演算増幅回路をシン
ボルマークで表わしてフィードバック抵抗を接続した回
路図、第３図はこの考案の演算増幅回路の一実施例を示
す回路図、第４図および第５図はそれぞれ第３図の演算
増幅回路におけるＰＮＰ型、ＮＰＮ型ダイオードを示す
図である。 ２３・・・第１信号入力端子、２４〜３０・・・トラン
ジスタ、３１・・・第１定電流電源、３２・・・第２定
電流電源、３３・・・第２信号入力端子、３４〜信号出
力端子、３５・・・第１電源電位入力端子、３６・・・
第２電源電位入力端子、３７．３８・・・ダイオード。 補正 昭５７．５．２８ − 実用新案登録請求の範囲、図面の簡単な説明を次のよう
に補正する。 、Ｏ実用新案登録請求の範囲 （１） エミッタおよびコレクタを有するとともに第
１の信号入力端子に結合されたベースを有する第１のト
ランジスタと、エミッタおよｄコレクータを有するとと
もに第２の信号入力端子に結合されたベースを有する第
２めトランジスタと、上記第１および第２のトランジス
タの両エミッタと第１電源電位入力端子間に結合された
第１の定電流電源と、第１および第２の入力部を有−し
この第１および第２の入力部に流れる電流比を一定に制
御するカレントミラー回路と、上記第１のトランジスタ
の出力側と上記カレントミツ−回路の第１の入力部間に
結合された第１のダイオードと、上記第２のトランジス
タの出力側と上記カレントミラー回路の第２の入力部間
に結合された第２のダイオードと、上記カレントミラー
回路の第１の入力部にベースが接続されかつエミッタと
コレクタが第１°電源電位入力端子と第２電源電位入力
端子間に接続されるとともにエミッタホロワとして出力
する第３のトランジスタと、上記第１電源電位入力端子
と第３のトランジスタの出力側間に結合された第２の定
電流電源とを具備してなる演算増幅回路。 （２） 第１ないし第３のトランジスタがＰＮＰ ト
ランジスタであることを特徴とする★用新唸登録請求の
範囲第１項艷載め演算増幅回路。 図面の簡単な説明 第１図は従来の演算増幅回路の回路図、第２図は第１図
の演算増幅回路およびとの考案め演算増幅回路をシンボ
ルマー多で表わして反転増幅回路を構成しｆ場合め回路
図、第３図はこの考案の演算増幅回路の一実施例を示す
回路図、第４図および第５図はそれぞれ第３図の演算増
幅回路におけるＰＮＰ型（ＮＰＮ型ダイオードを示す図
である。 −２３・・・第１の信号入力端子、２４〜３０・・・ト
ランジスタ、３１−・・第１の定電流電源、３２・・・
第２の定電流電源、３３−・・第２の信号入力端子、３
４・・・信号出力端子、３５・・・第１電源電位入力端
子、３６−・・第２電源電位入力端子、３７．３８・・
・ダイオード。
図の演算増幅回路およびこの考案の演算増幅回路をシン
ボルマークで表わしてフィードバック抵抗を接続した回
路図、第３図はこの考案の演算増幅回路の一実施例を示
す回路図、第４図および第５図はそれぞれ第３図の演算
増幅回路におけるＰＮＰ型、ＮＰＮ型ダイオードを示す
図である。 ２３・・・第１信号入力端子、２４〜３０・・・トラン
ジスタ、３１・・・第１定電流電源、３２・・・第２定
電流電源、３３・・・第２信号入力端子、３４〜信号出
力端子、３５・・・第１電源電位入力端子、３６・・・
第２電源電位入力端子、３７．３８・・・ダイオード。 補正 昭５７．５．２８ − 実用新案登録請求の範囲、図面の簡単な説明を次のよう
に補正する。 、Ｏ実用新案登録請求の範囲 （１） エミッタおよびコレクタを有するとともに第
１の信号入力端子に結合されたベースを有する第１のト
ランジスタと、エミッタおよｄコレクータを有するとと
もに第２の信号入力端子に結合されたベースを有する第
２めトランジスタと、上記第１および第２のトランジス
タの両エミッタと第１電源電位入力端子間に結合された
第１の定電流電源と、第１および第２の入力部を有−し
この第１および第２の入力部に流れる電流比を一定に制
御するカレントミラー回路と、上記第１のトランジスタ
の出力側と上記カレントミツ−回路の第１の入力部間に
結合された第１のダイオードと、上記第２のトランジス
タの出力側と上記カレントミラー回路の第２の入力部間
に結合された第２のダイオードと、上記カレントミラー
回路の第１の入力部にベースが接続されかつエミッタと
コレクタが第１°電源電位入力端子と第２電源電位入力
端子間に接続されるとともにエミッタホロワとして出力
する第３のトランジスタと、上記第１電源電位入力端子
と第３のトランジスタの出力側間に結合された第２の定
電流電源とを具備してなる演算増幅回路。 （２） 第１ないし第３のトランジスタがＰＮＰ ト
ランジスタであることを特徴とする★用新唸登録請求の
範囲第１項艷載め演算増幅回路。 図面の簡単な説明 第１図は従来の演算増幅回路の回路図、第２図は第１図
の演算増幅回路およびとの考案め演算増幅回路をシンボ
ルマー多で表わして反転増幅回路を構成しｆ場合め回路
図、第３図はこの考案の演算増幅回路の一実施例を示す
回路図、第４図および第５図はそれぞれ第３図の演算増
幅回路におけるＰＮＰ型（ＮＰＮ型ダイオードを示す図
である。 −２３・・・第１の信号入力端子、２４〜３０・・・ト
ランジスタ、３１−・・第１の定電流電源、３２・・・
第２の定電流電源、３３−・・第２の信号入力端子、３
４・・・信号出力端子、３５・・・第１電源電位入力端
子、３６−・・第２電源電位入力端子、３７．３８・・
・ダイオード。
Claims (2)
- （１）エミッタおよびコレクタを有するとともに第１の
信号入力端子に結合されたベースを有する第１のトラン
ジスタと、エミッタおよびコレクタを有すると−ともに
第２の信号入力端子に結合されたベースを有する第２の
トランジスタと、上記第１および第２のトランジスタの
両エミッタと第１電源電位入力端子間に結合された第１
の定電流電源と、第１および第２の入力部を有しこの第
１および第２の入力部に流れる電流比を一定に制御する
カレントミラー回路と、上記第１のトランジスタの出力
側と上記カレントミラー回路の第１の入力刃部間に結合
された第１のダイオードと、上記第２のトランジスタノ
出力側と上記カレントミラー回路の第２の入力部間に件
合された第２のダイオードと、上記カレントミラー回路
の第１の入力部にベースが接続されかつエミッタとコレ
クタが第１電源電位入力端子と第２電源電位入力端子間
に接続されるとともにエミッタホロワとして出力する第
３のトランジスタと、上記第１電源電位入力端子と第３
のトランジスタの出力側間に結合された第２の定電流電
源とを具備してなる演算増幅回路。 - （２）第１ないし第３のトランジスタがＰＮＰ ）ラン
ジスタであることを特徴とする実用新案登録請求の範囲
第１項記載の演算増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18003981U JPS5885812U (ja) | 1981-12-04 | 1981-12-04 | 演算増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18003981U JPS5885812U (ja) | 1981-12-04 | 1981-12-04 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885812U true JPS5885812U (ja) | 1983-06-10 |
| JPS6133710Y2 JPS6133710Y2 (ja) | 1986-10-02 |
Family
ID=29976276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18003981U Granted JPS5885812U (ja) | 1981-12-04 | 1981-12-04 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885812U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435905A (en) * | 1977-08-22 | 1979-03-16 | Noboru Sakurazawa | Method of carrying rail onto elevated bridge |
| JPS575364A (en) * | 1980-06-13 | 1982-01-12 | Nec Kyushu Ltd | Mos integrated circuit device |
| JPS5850443A (ja) * | 1981-09-21 | 1983-03-24 | Mitsubishi Electric Corp | 圧力・電気変換装置 |
-
1981
- 1981-12-04 JP JP18003981U patent/JPS5885812U/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435905A (en) * | 1977-08-22 | 1979-03-16 | Noboru Sakurazawa | Method of carrying rail onto elevated bridge |
| JPS575364A (en) * | 1980-06-13 | 1982-01-12 | Nec Kyushu Ltd | Mos integrated circuit device |
| JPS5850443A (ja) * | 1981-09-21 | 1983-03-24 | Mitsubishi Electric Corp | 圧力・電気変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6133710Y2 (ja) | 1986-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5885812U (ja) | 演算増幅回路 | |
| JPS582018U (ja) | 電源回路 | |
| JPS5967018U (ja) | バイアス回路 | |
| JPS5957017U (ja) | 電力増幅回路 | |
| JPS5996604U (ja) | 電源安定化回路の保護回路 | |
| JPS5967019U (ja) | バイアス回路 | |
| JPS60163818U (ja) | エミツタフオロワ回路 | |
| JPS6079820U (ja) | 電流ミラ−回路 | |
| JPS5959013U (ja) | 増幅器 | |
| JPS5963714U (ja) | 定電流回路 | |
| JPS6053065U (ja) | 電圧比較回路 | |
| JPS58109319U (ja) | 増幅器 | |
| JPS60134320U (ja) | 差動増幅回路に結合された増幅回路 | |
| JPS5946017U (ja) | プツシユプル増幅器のバイアス回路 | |
| JPS591236U (ja) | 高圧パルス発生回路 | |
| JPS599615U (ja) | 増幅回路 | |
| JPS59128573U (ja) | 過電流検出回路 | |
| JPS59195818U (ja) | 温度補償回路 | |
| JPS58101216U (ja) | 安定化電源回路 | |
| JPS5978720U (ja) | 電流ミラ−回路 | |
| JPS59104218U (ja) | 電流制限付定電圧電源回路 | |
| JPS5974411U (ja) | 定電流回路 | |
| JPS5967017U (ja) | バイアス回路 | |
| JPS58109320U (ja) | 増幅器 | |
| JPS58174943U (ja) | 電圧比較回路 |