JPS5883447A - Receiver - Google Patents
ReceiverInfo
- Publication number
- JPS5883447A JPS5883447A JP18034981A JP18034981A JPS5883447A JP S5883447 A JPS5883447 A JP S5883447A JP 18034981 A JP18034981 A JP 18034981A JP 18034981 A JP18034981 A JP 18034981A JP S5883447 A JPS5883447 A JP S5883447A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- oscillator
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、シンセサイザチー−すを用いた受信機の改良
に関するもので、特にシンセサイザチューナの局部発振
比較校正用発振器からの出力を有効に利用して部品数を
少くなくした受信機に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement of a receiver using a synthesizer chip, and in particular, to reducing the number of components by effectively utilizing the output from an oscillator for comparing and calibrating the local oscillation of a synthesizer tuner. This is related to the receiver.
まず、ダブルコンバート方式ＦＭ用受信機に例をとって
従来のシンセサイザチューナの構成を第１図に基づいて
説明する。図において、１はアンテナ、２はアンテナ１
によって受信された周波数の内、希望の周波数のみを増
幅する選択性高周波増幅器であって、その周波数の選択
は端子Ａに印加された電圧値によって決定される。３は
電圧制御型発振器（ｖ、 ｃ、 ｏ ）であって、端子
ＢＫｖ、印加された電圧値によって受信周波数よりも１
０．７ＭＨｚだけ低い周波数を発振している。４は混合
外で、受信周波数を１０．７ＭＨｚにビートダウンして
いる。５社中間周波数増幅回路、６は第２局部発振器で
、この例では８．７３６ ＭＨｚを発振している。７は
第２混合器であって、前述の１０．７ＭＨｚを１．９６
４ＭＨｚにビートダウンしている。８はノ９ルスカウン
ト方式のＦＭ検波器、９はＰＰＬ方式のステレオ復調器
で、コンボッ、ト信号と同期した３ ８ ｋＨｚでスイ
ッチングされてＬチャンネルおよびＲチャンネルの信号
を出力する。１０はデ・エンフ了シス回路、１１は８．
５５０ ＭＨｚの水晶発振器で、電圧制御型発振器３の
比較校正用発掘器を構成している。First, the configuration of a conventional synthesizer tuner will be explained based on FIG. 1, taking a double-conversion type FM receiver as an example. In the figure, 1 is the antenna, 2 is the antenna 1
It is a selective high frequency amplifier that amplifies only a desired frequency among the frequencies received by the terminal A, and the selection of the frequency is determined by the voltage value applied to the terminal A. 3 is a voltage controlled oscillator (v, c, o), which has a terminal BKv, which has a frequency of 1 higher than the receiving frequency depending on the applied voltage value.
It oscillates at a frequency 0.7 MHz lower. 4 is outside of mixing, and the receiving frequency is beat down to 10.7 MHz. 5 is an intermediate frequency amplifier circuit, and 6 is a second local oscillator, which oscillates at 8.736 MHz in this example. 7 is a second mixer, which converts the aforementioned 10.7MHz to 1.96MHz.
Beat down to 4MHz. Reference numeral 8 denotes an FM detector of the Norse count method, and 9 a stereo demodulator of the PPL method, which is switched at 38 kHz in synchronization with the composite signal and outputs L channel and R channel signals. 10 is a de-emphasis circuit, 11 is 8.
A 550 MHz crystal oscillator constitutes an excavator for comparison and calibration of the voltage controlled oscillator 3.
１２は分周比１／１７１の分周器で、水晶発振器１１の
出力ｅ ５０ ｋＨｚに分周している。１３は１／Ｎプ
ログラマゾル分周器で、端子Ｎに入力された分層比Ｎ信
号により可変分周することができる。12 is a frequency divider with a frequency division ratio of 1/171, which divides the frequency of the output e of the crystal oscillator 11 to 50 kHz. Reference numeral 13 denotes a 1/N programmer sol frequency divider, which can perform variable frequency division according to a layer division ratio N signal inputted to a terminal N.
１４は位相比較器で、端子Ｃに入力された基準周波数と
端子りに入力された比較周波数とを比較し、比較周波数
の方が高いときには“Ｈ”レベルを、また比較周波数の
方が低いときにはＬ”レベルを、両者が一致していると
きにはフローティングとなる。１５はループフィルタで
、位相比較器１４の出力を平滑するものである。１６は
・ぐイロ、ト検出器で、ステレオ放送受信時に信号中に
含まれているノｆイロ、ト信号（１９ｋＨｚ）とＨレベ
ルの信号とを出力する。１７は・３８ ｋＨｚの電圧制
御型発振器、１８は１／２分周器、１９は位相比較器、
２０はローノ平スフィルタである。２１はアンド回路で
、ステレオ信号時に３８ ｋＨｚの信号を出力する。14 is a phase comparator that compares the reference frequency input to terminal C and the comparison frequency input to terminal C, and outputs an "H" level when the comparison frequency is higher, and outputs an "H" level when the comparison frequency is lower. L" level is floating when the two match. 15 is a loop filter, which smooths the output of the phase comparator 14. 16 is a giro, g detector, which is used when receiving stereo broadcasting. It outputs the F, F, G signals (19 kHz) included in the signal and the H level signal. 17 is a 38 kHz voltage controlled oscillator, 18 is a 1/2 frequency divider, and 19 is a phase comparison. vessel,
20 is a Rono flat filter. 21 is an AND circuit which outputs a 38 kHz signal when receiving a stereo signal.
このように構成された従来の受信機においては、第２局
部発振器６は通常、水晶振動子が使用されていてマルチ
プレ、クスの電圧制御型発振器は可変抵抗器によって自
走時に約３８ ｋＨｚの発振を行なうように調整されて
いる。このため、局部発振比較校正用と第２局部発振器
用とに水晶振動子をた復調器においては電圧制御型発振
器の調整を必要とする等の問題があった。In conventional receivers configured in this way, the second local oscillator 6 usually uses a crystal oscillator, and the multiplex voltage controlled oscillator oscillates at about 38 kHz when free-running using a variable resistor. has been adjusted to do so. Therefore, in demodulators that include crystal oscillators for local oscillation comparison and calibration and for the second local oscillator, there are problems such as the need to adjust the voltage controlled oscillator.
本発明の目的はこのような問題を解決するため、シンセ
サイザチューナにおける局部発振比較校正用発振器を、
ダブルコンバート方式の第２局部発振信号およびステレ
オ放送復調用サブキャリア周波数信号としても用いるこ
とのできる受信機を提供することである。The purpose of the present invention is to solve such problems by providing an oscillator for local oscillation comparison and calibration in a synthesizer tuner.
It is an object of the present invention to provide a receiver that can also be used as a double-conversion type second local oscillation signal and a subcarrier frequency signal for demodulating stereo broadcasting.
次に、本発明の受信機を第２図に示された実施例に基づ
いて説明する。図において、第１図に示された要素と同
一の作用効果を有する要素にはそれと同一の参照番号を
付し、詳しい説明は省略する。第２図において、２２は
水晶発振型の電圧制御型発振器、２３は分周比１／２２
５の分周器、２４はアナログスイッチである。この電圧
制御型発振器２２の出力は、分周比１／１７１の分周器
１２を介して位相比較器１４に入力されて、従来におけ
るのと同様に基準周波数を形成している。本発明では、
この電圧制御型発振器２２の出力は、第２混合器７にも
入力され、例えば電圧制御型発振器２２の出力周波数を
８．５５０ ＭＨｚとすると第２混合−器７からは２．
１５ ＭＦｆｚにビートダウンされた信号が出力される
。この電圧制御型発振器２２の出力は、分周器２３によ
１３８ｋＨｚに分周されてステレオ復調用の信号を形成
している。そして、この電圧制御型発振器２２には、・
クイロット検出器１６からの信号によって制御されるア
ナログスイッチ２４を介して、位相比較器１９からの平
滑出力が入力されており、ステレオ放送時にはアナログ
スイッチ２４がＯＮとなって、ステレオ信号に含まれて
いる・セイロ、ト信号と同期してＰＬＬを形成する。Next, the receiver of the present invention will be explained based on the embodiment shown in FIG. In the figures, elements having the same functions and effects as those shown in FIG. 1 are given the same reference numerals, and detailed explanations will be omitted. In Figure 2, 22 is a crystal oscillation type voltage controlled oscillator, 23 is a frequency division ratio of 1/22.
5 is a frequency divider, and 24 is an analog switch. The output of the voltage controlled oscillator 22 is input to the phase comparator 14 via the frequency divider 12 with a frequency division ratio of 1/171, forming a reference frequency as in the conventional case. In the present invention,
The output of the voltage controlled oscillator 22 is also input to the second mixer 7. For example, if the output frequency of the voltage controlled oscillator 22 is 8.550 MHz, the output from the second mixer 7 is 2.550 MHz.
A signal beatdown to 15 MFfz is output. The output of the voltage controlled oscillator 22 is frequency-divided by a frequency divider 23 to 138 kHz to form a signal for stereo demodulation. This voltage controlled oscillator 22 includes:
The smoothed output from the phase comparator 19 is inputted via an analog switch 24 controlled by the signal from the Quilot detector 16, and during stereo broadcasting, the analog switch 24 is turned on and the signal included in the stereo signal is input. A PLL is formed in synchronization with the present, watercraft, and to signals.
他方、モノーシル信号時にはアナログスイッチ２４はＯ
ＦＦとなるので、電圧制御型発振器２２は通常の水晶発
振器として動作する。On the other hand, at the time of monosil signal, the analog switch 24 is set to O.
Since it is an FF, the voltage controlled oscillator 22 operates as a normal crystal oscillator.
なお、この実施例においては、水晶発振型の電圧制御型
発振器２２の出力周波数を８．５５０ ＭＨｚに例を採
って説明したが、何もこれに限られることはなく、分局
、てい倍、パルススワロ−等の手段を用い、任意の発振
周波数信号を所定の周波信号に変換することも可能であ
る。In this embodiment, the output frequency of the crystal oscillation type voltage controlled oscillator 22 is set to 8.550 MHz. It is also possible to convert an arbitrary oscillation frequency signal into a predetermined frequency signal using means such as -.
以上説明したように本発明においては、シンセサイデチ
ー−すにおける局部発掘周波数比較校正用発振器の出力
を、従来におけるステレオ放送復調用サブキャリア周波
数信号、および第２局部発振信号としても用いたので、
回路部品の数を少なくすることができると共に、調整個
所も少なくな９コストを下げることが可能となる。As explained above, in the present invention, the output of the oscillator for local excavation frequency comparison and calibration in the synthesizer station is used as the conventional subcarrier frequency signal for stereo broadcast demodulation and the second local oscillation signal.
The number of circuit components can be reduced, and the number of adjustment parts can also be reduced, making it possible to reduce costs.
第１図は、従来のシンセサイザチューナを有するダブル
コンバート方式のＦＭ受信機の構成を示すブロック図、
第２図は、本発明のシンセサイザチューナを有するダブ
ルコンバート方式のＦＭ受信機の一実施Ｋを示すプロ、
り図である。
１・・・アンテナ、２・・・１選択性高周波増幅器、３
・・・電圧制御型発振器、４・・・混合器、５・・・中
間２周波数増幅回路、６・・・第１２局部発振器、７・
・・第２混合器、８・・・ＦＭ検波器、９・・・ステレ
オ復調器、ｌＯ・・・デ・１７７７７７回路、１１・・
・水晶発振器、１２・・・分局器、１３・・・１／Ｎプ
ログラマブル分周器、１４・・・位相比較器、１５・・
・ループフィルタ、１６・・・パイロ、ト検出器、１７
・・・電圧制御型発振器、１８・・・１７２分周器、１
９・・・位相比較器、２０・・・ロー・やス４イルタ、
２１・・・アンド回路、２２・・・水晶発振型の電圧制
御発振器、２３・・・分周器、２４・・・アナーグスイ
、チ。FIG. 1 is a block diagram showing the configuration of a double-conversion type FM receiver having a conventional synthesizer tuner;
FIG. 2 shows an embodiment of a double-conversion FM receiver having a synthesizer tuner according to the present invention.
This is a diagram. 1...Antenna, 2...1 selective high frequency amplifier, 3
... Voltage controlled oscillator, 4... Mixer, 5... Intermediate 2 frequency amplifier circuit, 6... Twelfth local oscillator, 7.
...Second mixer, 8...FM detector, 9...Stereo demodulator, lO...De-177777 circuit, 11...
・Crystal oscillator, 12...Broadcaster, 13...1/N programmable frequency divider, 14...Phase comparator, 15...
・Loop filter, 16... Pyro detector, 17
...Voltage controlled oscillator, 18...172 frequency divider, 1
9... Phase comparator, 20... Low/Yasu 4 Ilter,
21...AND circuit, 22...Crystal oscillation type voltage controlled oscillator, 23...Frequency divider, 24...Annagusui, chi.
Claims (1)
ＦＭ受信機において、該シンセサイザチューナの局部発
振比較校正用発振器の出力を、第２局部発振器号および
ステレオ放送復調用サブキャリア周波数信浸としても用
いることを特徴とする受信機。A double-conversion type FM receiver having a synthesizer tuner, characterized in that the output of the local oscillation comparison and calibration oscillator of the synthesizer tuner is also used as a second local oscillator signal and a subcarrier frequency signal for stereo broadcast demodulation. Receiving machine.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18034981A JPS5883447A (en) | 1981-11-12 | 1981-11-12 | Receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18034981A JPS5883447A (en) | 1981-11-12 | 1981-11-12 | Receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5883447A true JPS5883447A (en) | 1983-05-19 |
Family
ID=16081670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18034981A Pending JPS5883447A (en) | 1981-11-12 | 1981-11-12 | Receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5883447A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458621A (en) * | 1990-06-28 | 1992-02-25 | Nec Corp | Synthesizer system radio selective calling receiver |
-
1981
- 1981-11-12 JP JP18034981A patent/JPS5883447A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458621A (en) * | 1990-06-28 | 1992-02-25 | Nec Corp | Synthesizer system radio selective calling receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010176C (en) | Tuner station selecting apparatus | |
| EP0810750B1 (en) | Digital broadcast receiver | |
| US5995169A (en) | SIF signal processing circuit | |
| US4435618A (en) | Adjacent station interference rejecting circuit | |
| JPS5883447A (en) | Receiver | |
| JPH0389720A (en) | Radio receiver | |
| JPS6221418B2 (en) | ||
| JPS5883446A (en) | Receiver | |
| JPS5924191Y2 (en) | Synthesizer-receiver AFC circuit | |
| JP2553219B2 (en) | RF modulator and video cassette recorder incorporating the same | |
| JPS5881341A (en) | Receiver | |
| US3982198A (en) | Oscillators | |
| JP3052614B2 (en) | PLL tuning device | |
| JPS639153Y2 (en) | ||
| JP2796858B2 (en) | Two-signal simultaneous receiver | |
| JPH0314812Y2 (en) | ||
| JPH079456Y2 (en) | AFT device in receiver of frequency synthesizer system | |
| JP2811841B2 (en) | Modulator using PLL | |
| KR0141122B1 (en) | Apparatus for demodulation of image and sound | |
| JPS6363136B2 (en) | ||
| JPS6161734B2 (en) | ||
| JPH07135622A (en) | Afc adjustment device | |
| JPH03284016A (en) | Afc circuit for satellite broadcast receiver | |
| JPS61189733A (en) | Receiving device | |
| JPS60223318A (en) | Pll synthesizer type television receiver |