JPS639153Y2 - - Google Patents

Info

Publication number
JPS639153Y2
JPS639153Y2 JP14625782U JP14625782U JPS639153Y2 JP S639153 Y2 JPS639153 Y2 JP S639153Y2 JP 14625782 U JP14625782 U JP 14625782U JP 14625782 U JP14625782 U JP 14625782U JP S639153 Y2 JPS639153 Y2 JP S639153Y2
Authority
JP
Japan
Prior art keywords
circuit
tuning
pass filter
low
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14625782U
Other languages
Japanese (ja)
Other versions
JPS5952743U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14625782U priority Critical patent/JPS5952743U/en
Publication of JPS5952743U publication Critical patent/JPS5952743U/en
Application granted granted Critical
Publication of JPS639153Y2 publication Critical patent/JPS639153Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 本考案はデジタルチユーニング装置に関する。[Detailed explanation of the idea] The present invention relates to a digital tuning device.

AMやFM放送波帯の受信機や通信用受信機の
デジタルチユーナ部分には一般にフエーズロツク
ドループ(以下PLLと略する。)が用いられてお
り、PLLでデジタル的に処理されて自動選局さ
れる場合、このチユーニング装置はデジタルチユ
ーニング装置と呼ばれている。
A phase-locked loop (hereinafter abbreviated as PLL) is generally used in the digital tuner part of AM and FM broadcast wave band receivers and communication receivers, and the PLL performs digital processing and automatically selects signals. When broadcast, this tuning device is called a digital tuning device.

PLL回路の役割は正確な所定の周波数をつく
りだすことであり、これによつて周波数混合器は
高周波増幅回路の高周波を所要の正確な中間周波
(たとえばFM放送波帯の受信機であれば10.7MHz
等)に低減することが可能となる。PLL回路で
つくり出される周波数即ち局部発振回路の周波数
は、局部発振回路が出力する周波数を1/nに分周 したものと水晶発振器の基準周波数の位相とを比
較し、この位相差に応じた電圧が局部発振回路の
同調回路の可変容量ダイオードであるバラクタダ
イオードに印加されて同調調整するものだから、
水晶発振器の基準周波数が変化しない限り正確な
ものである。一方、アンテナ回路も受信チヤネル
の信号を適正に受信するために同調回路を有し、
又高周波増幅回路もアンテナ回路の出力信号を適
正に増幅するために同調回路を有している。とこ
ろで従来、アンテナ回路及び高周波増幅回路の同
調回路はPLL回路の位相比較器から出力される
誤差パルスをローパスフイルタによつて直流変換
し、これを各同調回路のバラクタに印加すること
によつて制御されるものであつた。
The role of the PLL circuit is to create an accurate predetermined frequency, so that the frequency mixer converts the high frequency of the high frequency amplifier circuit into the required accurate intermediate frequency (for example, 10.7 MHz for an FM broadcast band receiver).
etc.). The frequency generated by the PLL circuit, that is, the frequency of the local oscillation circuit, is determined by comparing the frequency output by the local oscillation circuit divided by 1/n with the phase of the reference frequency of the crystal oscillator, and calculating the frequency according to this phase difference. The voltage is applied to the varactor diode, which is a variable capacitance diode in the tuning circuit of the local oscillator circuit, to adjust the tuning.
It is accurate as long as the reference frequency of the crystal oscillator does not change. On the other hand, the antenna circuit also has a tuning circuit in order to properly receive the signal of the reception channel.
The high frequency amplifier circuit also has a tuning circuit to properly amplify the output signal of the antenna circuit. Conventionally, the tuning circuits of antenna circuits and high-frequency amplifier circuits are controlled by converting the error pulse output from the phase comparator of the PLL circuit into DC using a low-pass filter, and applying this to the varactor of each tuning circuit. It was something that would be done.

即ち、PLL回路側の局部発振回路の同調回路
の同調が行なわれれば、アンテナ回路や高周波増
幅回路の同調も同様に同調されるものであること
を前提としていた。しかし、各同調回路の特性は
一般に互いに異なつており、従つて局部発振回路
の同調回路の同調が正確に行なわれたとしてもア
ンテナ回路や高周波増幅回路の同調は必ずしも適
正ではなかつた。
That is, it is assumed that if the tuning circuit of the local oscillation circuit on the PLL circuit side is tuned, the antenna circuit and the high-frequency amplification circuit will be tuned in the same way. However, the characteristics of each tuning circuit are generally different from each other, and therefore, even if the tuning circuit of the local oscillation circuit is accurately tuned, the tuning of the antenna circuit and high frequency amplifier circuit is not necessarily appropriate.

本考案は、かかる欠点を解消するためになされ
たもので中間周波増幅器の出力信号値に対応して
アンテナ回路や高周波増幅回路の同調調整を行な
う周波数同調装置を有するデジタルチユーニング
装置を提供することを目的とする。
The present invention has been made in order to eliminate such drawbacks, and it is an object of the present invention to provide a digital tuning device having a frequency tuning device that adjusts the tuning of an antenna circuit and a high frequency amplifier circuit in accordance with the output signal value of an intermediate frequency amplifier. With the goal.

以下、本考案を実施例図面に従つて説明する。
第1図は本考案の1実施例に係る同調調整装置を
有するデジタルチユーニング装置のブロツク図で
ある。1はアンテナ、2は受信信号を適正レベル
に減衰する減衰器、3はアンテナ回路の同調回
路、4は高周波増幅回路、5は高周波増幅回路4
の同調回路、6は周波数混合器、7は中間周波増
幅器、8は信号レベル増幅器、9は信号レベル表
示器、10はFM検波器、11はマルチプレツク
ス(以下MPXと略する。)復調器、12はミユー
テイング回路である。PLL回路は局部発振回路
13、電圧制御局部発振回路13の同調回路1
9、プログラマブル分周器14、基準発振回路1
5、水晶振動子16、位相比較器17及び第1の
ローパスフイルタ18によつて構成されている。
20はその出力が同調回路5に接続された第2の
ローパスフイルタであり、その入力は第1のスイ
ツチ回路21によつて位相比較器17の出力又は
第1のパルス幅変調器24の出力に選択的に接続
される。また22はその出力が同調回路3に接続
された第3のローパスフイルタであり、その入力
は第2のスイツチ回路23によつて位相比較器1
7の出力又は第2のパルス幅変調器25の出力に
選択的に接続される。26は制御回路で、中間周
波増幅器7の出力信号のレベル値を検知し、この
レベル値が最大となるように、制御信号を出力し
てパルス幅変調器22及び25のパルス幅を変調
させるものであり、またスイツチ回路21及び2
3を適宜切換制御するものである。27はチユー
ニングスイツチや電源スイツチを有するスイツチ
パネルであり、28は周波数表示回路、29はメ
モリ回路である。
The present invention will be explained below with reference to the drawings.
FIG. 1 is a block diagram of a digital tuning device having a tuning adjustment device according to an embodiment of the present invention. 1 is an antenna, 2 is an attenuator that attenuates the received signal to an appropriate level, 3 is a tuning circuit for the antenna circuit, 4 is a high frequency amplification circuit, and 5 is a high frequency amplification circuit 4
, 6 is a frequency mixer, 7 is an intermediate frequency amplifier, 8 is a signal level amplifier, 9 is a signal level indicator, 10 is an FM detector, 11 is a multiplex (hereinafter abbreviated as MPX) demodulator, 12 is a muting circuit. The PLL circuit includes a local oscillation circuit 13 and a tuning circuit 1 of the voltage controlled local oscillation circuit 13.
9, programmable frequency divider 14, reference oscillation circuit 1
5, a crystal resonator 16, a phase comparator 17, and a first low-pass filter 18.
20 is a second low-pass filter whose output is connected to the tuning circuit 5, and whose input is connected to the output of the phase comparator 17 or the output of the first pulse width modulator 24 by the first switch circuit 21. Selectively connected. Further, 22 is a third low-pass filter whose output is connected to the tuning circuit 3, and whose input is connected to the phase comparator 1 by a second switch circuit 23.
7 or the output of the second pulse width modulator 25. 26 is a control circuit that detects the level value of the output signal of the intermediate frequency amplifier 7 and modulates the pulse widths of the pulse width modulators 22 and 25 by outputting a control signal so that this level value becomes maximum. and the switch circuits 21 and 2
3 is appropriately switched and controlled. 27 is a switch panel having a tuning switch and a power switch, 28 is a frequency display circuit, and 29 is a memory circuit.

次に図を参照しながら実施例の動作を説明す
る。スイツチパネル27の電源スイツチ及びチユ
ーニングスイツチを投入すると、チユーニング装
置全体が動作状態にはいる。次に選局スイツチに
より所望の選局ボタンを押すと、制御回路26に
よつて予め選局に対応する記憶データがメモリ2
9から制御回路26を経由して表示回路28にそ
の選局周波数が表示される。そしてプログラマブ
ル分周器14に入力され、これによりPLL回路
の局部発振回路13において所要の周波数が得ら
れる。このときPLL回路の動作はロツクしてい
るのであるから同調回路19のバラクタには、同
調に適応した電圧が印加されている。同様に同調
回路3及び5にも、ローパスフイルタ20及び2
2を介して相応の電圧が印加されている。この場
合を同調の初期設定と呼ぶことにする。初期設定
終了後制御回路26によつてスイツチ回路21及
び23が制御され、ローパスフイルタ20とパル
ス幅変調器24及びローパスフイルタ22とパル
ス幅変調器25が接続される。ここで、中間周波
増幅器7には、同調回路5より出力される選局周
波数と、局部発振回路13より出力される局部発
振周波数とが周波数混合器6に入力されて得られ
る中間周波信号が入力される。そして、制御回路
26は中間周波増幅器7の出力信号レベルを検知
しながらパルス幅変調器24及び25を制御し中
間周波増幅器7の出力信号レベルが最大となるよ
うパルス幅の変調を行う。そして、同調操作が完
了した中間周波信号は中間周波増幅器7より出力
されて信号レベル増幅器8を経由して信号レベル
表示器9に、そのレベルの大きさが表示される。
また、FM検波器10にて音声信号に復調され、
更にMPX復調器でR及びLチヤンネル用ステレ
オ信号に復調される。この状態では、中間周波増
幅器7とFM検波器10からミユーテイング回路
12へミユーテイング解除制御信号が入力されて
いるので、デジタルチユーニング装置の出力とし
てR及びLチヤンネル用ステレオ信号が出力され
るものである。尚、強電界地区ではアンテナ回路
の同調回路3への高周波入力信号を所定量弱める
と最大ポイントを設定しやすくなるので、減衰器
2をコントロールし適当なレベルの高周波入力信
号とする。
Next, the operation of the embodiment will be explained with reference to the drawings. When the power switch and tuning switch of the switch panel 27 are turned on, the entire tuning device is put into operation. Next, when a desired tuning button is pressed using the tuning switch, the control circuit 26 stores data corresponding to the tuning in advance into the memory 2.
9, the selected frequency is displayed on the display circuit 28 via the control circuit 26. The signal is then input to the programmable frequency divider 14, whereby a desired frequency is obtained in the local oscillation circuit 13 of the PLL circuit. At this time, since the operation of the PLL circuit is locked, a voltage suitable for tuning is applied to the varactor of the tuning circuit 19. Similarly, the tuning circuits 3 and 5 also include low-pass filters 20 and 2.
A corresponding voltage is applied via 2. This case will be referred to as initial setting of tuning. After the initial setting is completed, the switch circuits 21 and 23 are controlled by the control circuit 26, and the low-pass filter 20 and the pulse width modulator 24 and the low-pass filter 22 and the pulse width modulator 25 are connected. Here, the intermediate frequency signal obtained by inputting the tuning frequency output from the tuning circuit 5 and the local oscillation frequency output from the local oscillation circuit 13 to the frequency mixer 6 is input to the intermediate frequency amplifier 7. be done. The control circuit 26 controls the pulse width modulators 24 and 25 while detecting the output signal level of the intermediate frequency amplifier 7, and modulates the pulse width so that the output signal level of the intermediate frequency amplifier 7 is maximized. The intermediate frequency signal for which the tuning operation has been completed is output from the intermediate frequency amplifier 7, passes through the signal level amplifier 8, and the magnitude of its level is displayed on the signal level display 9.
It is also demodulated into an audio signal by the FM detector 10,
Furthermore, it is demodulated into stereo signals for R and L channels by an MPX demodulator. In this state, the muting release control signal is input from the intermediate frequency amplifier 7 and the FM detector 10 to the muting circuit 12, so the stereo signals for the R and L channels are output as the output of the digital tuning device. . In areas with strong electric fields, it is easier to set the maximum point by weakening the high frequency input signal to the tuning circuit 3 of the antenna circuit by a predetermined amount, so the attenuator 2 is controlled to set the high frequency input signal at an appropriate level.

以上説明したように本考案によればアンテナ回
路及び高周波増幅回路の同調を独立に行なうこと
ができるので最適の同調を得ることができる。
As explained above, according to the present invention, the antenna circuit and the high frequency amplification circuit can be tuned independently, so that optimal tuning can be obtained.

実施例においては制御回路26によつて自動的
にスイツチ回路21及び23の切換を行なうこと
にしたが、スイツチパネル27を介して手動にす
る構成も可能である。また自動と手動の組合せも
可能である。実施例ではFM放送波帯のチユーニ
ング装置で説明したがAM放送波帯の場合にも適
用可能である。
In the embodiment, the switch circuits 21 and 23 are automatically switched by the control circuit 26, but a configuration in which the switch circuits 21 and 23 are switched manually via the switch panel 27 is also possible. A combination of automatic and manual operation is also possible. Although the embodiment has been described using a tuning device for the FM broadcast wave band, it is also applicable to the case of the AM broadcast wave band.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の1実施例に係るデジタルチユ
ーニング装置のブロツク図である。 1……アンテナ、2……減衰器、3・5・19
……同調回路、4……高周波増幅回路、6……周
波数混合器、7……中間周波増幅器、13……電
圧制御局部発振回路、14……プログラマブル分
周器、15……基準発振器、16……水晶振動
子、17……位相比較器、18……第1のローパ
スフイルタ、20……第2のローパスフイルタ、
22……第3のローパスフイルタ、21……第1
のスイツチ回路、23……第2のスイツチ回路、
24……第1のパルス幅変調器、25……第2の
パルス幅変調器、26……制御回路、27……ス
イツチパネル、29……メモリ回路。
FIG. 1 is a block diagram of a digital tuning device according to an embodiment of the present invention. 1...Antenna, 2...Attenuator, 3.5.19
... Tuning circuit, 4 ... High frequency amplifier circuit, 6 ... Frequency mixer, 7 ... Intermediate frequency amplifier, 13 ... Voltage control local oscillation circuit, 14 ... Programmable frequency divider, 15 ... Reference oscillator, 16 ... Crystal resonator, 17 ... Phase comparator, 18 ... First low-pass filter, 20 ... Second low-pass filter,
22...Third low-pass filter, 21...First
switch circuit, 23... second switch circuit,
24...first pulse width modulator, 25...second pulse width modulator, 26...control circuit, 27...switch panel, 29...memory circuit.

Claims (1)

【実用新案登録請求の範囲】 アンテナから入力される選局周波数を周波数混
合器にて中間周波に変換する局部発振周波数を水
晶振動子、基準発振回路、位相比較器、第1のロ
ーパスフイルタ、電圧制御局部発振回路、プログ
ラマブル分周器より構成されるフエーズロツクド
ループ回路にて発生させ、前記位相比較器の出力
信号を入力しこれを直流信号とする第2のローパ
スフイルタと、この直流信号に応答しアンテナか
らの受信信号の周波数同調を行う同調回路を備え
たアンテナ回路と、前記位相比較器の出力信号を
入力しこれを直流信号とする第3のローパスフイ
ルタと、この直流信号に応答し前記アンテナ回路
の出力信号の周波数同調を行う同調回路を備えた
高周波増幅回路とによつて構成される周波数同調
装置を有するデジタルチユーニング装置におい
て、 第1のパルス幅変調器と、 第2のパルス幅変調器と、 一端が前記第2のローパスフイルタの入力端子
に接続され他端は前記第1のパルス幅変調器の出
力または前記位相比較器の出力とを切換接続可能
とする第1のスイツチ回路と、 一端が第3のローパスフイルタの入力端子に接
続され他端は前記第2のパルス幅変調器の出力ま
たは前記位相比較器の出力とを切換接続可能とす
る第2のスイツチ回路と、 前記第1のスイツチ回路を切換制御して前記第
1のパルス幅変調器と前記第2のローパスフイル
タとを接続し、また前記第2のスイツチ回路を切
換制御して前記第2のパルス幅変調器と前記第3
のローパスフイルタを接続し、前記中間周波増幅
器の出力信号値を検知して、この信号値が最大と
なるようにパルス幅変調器の出力パルス幅を変調
制御する制御装置とを備えた周波数同調装置を有
するデジタルチユーニング装置。
[Claims for Utility Model Registration] A crystal oscillator, a reference oscillation circuit, a phase comparator, a first low-pass filter, a voltage that converts the selected frequency input from the antenna into an intermediate frequency using a frequency mixer. A second low-pass filter which inputs the output signal of the phase comparator and converts it into a DC signal; an antenna circuit including a tuning circuit that responds to the frequency tuning of a received signal from the antenna; a third low-pass filter that receives the output signal of the phase comparator and converts it into a DC signal; and a third low-pass filter that responds to the DC signal. A digital tuning device having a frequency tuning device including a high frequency amplifier circuit including a tuning circuit that performs frequency tuning of an output signal of the antenna circuit, a first pulse width modulator, and a second pulse width modulator. a width modulator; and a first switch, one end of which is connected to the input terminal of the second low-pass filter, and the other end of which can be selectively connected to the output of the first pulse width modulator or the output of the phase comparator. a second switch circuit, one end of which is connected to the input terminal of the third low-pass filter, and the other end of which can be switched between the output of the second pulse width modulator or the output of the phase comparator; The first switch circuit is switched and controlled to connect the first pulse width modulator and the second low-pass filter, and the second switch circuit is switched and controlled to connect the first pulse width modulator and the second low-pass filter. vessel and said third
A frequency tuning device comprising: a low-pass filter connected to the intermediate frequency amplifier; and a control device that detects the output signal value of the intermediate frequency amplifier and modulates and controls the output pulse width of the pulse width modulator so that the signal value becomes maximum. A digital tuning device with
JP14625782U 1982-09-29 1982-09-29 Digital tuning device Granted JPS5952743U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14625782U JPS5952743U (en) 1982-09-29 1982-09-29 Digital tuning device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14625782U JPS5952743U (en) 1982-09-29 1982-09-29 Digital tuning device

Publications (2)

Publication Number Publication Date
JPS5952743U JPS5952743U (en) 1984-04-06
JPS639153Y2 true JPS639153Y2 (en) 1988-03-18

Family

ID=30325606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14625782U Granted JPS5952743U (en) 1982-09-29 1982-09-29 Digital tuning device

Country Status (1)

Country Link
JP (1) JPS5952743U (en)

Also Published As

Publication number Publication date
JPS5952743U (en) 1984-04-06

Similar Documents

Publication Publication Date Title
US5321852A (en) Circuit and method for converting a radio frequency signal into a baseband signal
US4856085A (en) FM receiver with improved adjacent-channel rejection
JP2729028B2 (en) Method and circuit for demodulating FM carrier
JPS63242030A (en) Broad band frequency synthesizer receiver
US4399560A (en) Double phase lock loop arrangement
US3939424A (en) Radio receiver with a phase locked loop for a demodulator
EP0221189A1 (en) Electronically tunable fm receiver
US5995169A (en) SIF signal processing circuit
US4627100A (en) Wide band radio receiver
JP3132491B2 (en) Tuned preselection filter
JPS639153Y2 (en)
US4601060A (en) Automatic digital fine tuning system
JPH0389720A (en) Radio receiver
EP0141565B1 (en) Am stereo signal decoder
EP0562794B1 (en) Superheterodyne receiver
JPS5924191Y2 (en) Synthesizer-receiver AFC circuit
JPH0514569Y2 (en)
JPS6157740B2 (en)
JPS5883446A (en) Receiver
JPH0254705B2 (en)
JP2897264B2 (en) Tuner
JPS5881341A (en) Receiver
JPS60139014A (en) Receiver
JPH09261011A (en) Afc circuit for receiver
JPS6121019B2 (en)