JPS588162B2 - 差動回路のミュ−ティング装置 - Google Patents

Description

【発明の詳細な説明】 本発明は差動回路のミューテイング装置に関し、特にス
テレオ及びモノラル受信機において両立性のあるコンパ
チブル・クワドラチャ・ＡＭステレオ信号の復調部に用
いる差動回路に用いて好適なミューテイング装置に関す
る。

ステレオ信号としてコンパチブル・クワドラチャーＰＭ
方式によるＡＭステレオ信号があるが、かゝるＡＭステ
レオ信号ｅｓは一般に次式で示される。

１３ｓ＝Ｃ（１＋ｋ（Ｌ（ｔ）−ｔ−Ｒ（ｔ）））ｃｏ
ｓＱ）Ｃｔ＋ｋ（Ｌ（ｔ）−Ｒ（ｔ）））ＣＯＳ（ωｃ
ｔ＋π／２）〕・ｃｏｓφ・・・・・・・・・・・・・
・・（１）φ一ｔａｎ−１ｋ｛Ｌ（ｔ｝−Ｒ（ｔ））／
（１＋ｋ（Ｌ（ｔ）＋Ｒ（ｔ）））・・・・・・・・・
・・・・・・（２） こゝに、Ｌ（ｔ），Ｒ（ｔ）はそれぞれ左右チャンネル
信号、ωｃは搬送信号の角周波数、ｋは変調度である。

すなわち、上記（１）及び（２）式で示されるコンパチ
ブル・クワドラチャ・ＡＭステレオ信号は、搬送信号ｃ
ｏｓωｃｔの振幅を両チャンネル信号の和に応じた信号
で変調した信号と、当該搬送信号の位相に対して９０°
位相がずれた搬送信号ｃｏｓ（ωｃｔ＋π／２）の振幅
を両チャンネル信号の差に応じた信号で変調した信号と
を合成した信号を含んでいる。

そしてこのステレオ信号をモノラル受信機においでも受
信可能なように、前記した合成信号のレベルを（１）式
に示す如く、ｃｏｓφにより変調して送信するものであ
る。

上記（１），（２）式で示されるＡＭステレオ信号の復
調の方法としては、第１図にそのブロックを示す如くＡ
Ｍ復調回路１により左右チャンネル信号の和（Ｌ＋Ｒ）
信号をエンベロープ検波して発生すると共に、ＰＭ復調
回路２により（Ｌ−Ｒ）ｃｏｓφ信号を得、当該信号を
除算回路３により（Ｌ−Ｒ）信号として、これ等和信号
及び差信号を用いてマトリックス回路４により左右チャ
ンネル信号をそれぞれ再生する方式がある。

尚、除算回路３における除算信号ｃｏｓφはＰＬＬ（フ
エイズロツクループ）により得られたものを用いている
。

すなわち、入力信号ｅｓはリミツタ１８を介して９０゜
位相比較器５（クワドラチャ・フエイズデイテクタ）に
入力されてＶＣＯ６（電圧制御発振器）の出力信号と位
相比較される。

当該比較器５の出力はＬＰＦ７を介してＶＣＯ６の制御
電圧として用いられる。

また、ＶＣ０６の出力は信号ｅｓと位相比較すべく同相
比較器８へ印加されるが、このときＶＣＯ６の出力は入
力ｅｓに対して９０゜だけ位相がずれているので、移相
器９により９０゜（π／２）だけシフトされる。

従って同相位相比較器８の出力がｃｏｓφを示す信号成
分となり、このｃｏｓφを先述の除算回路３の除算信号
として用いる。

また信号ｃｏｓφを、平滑フィルタを有する制御信号発
生回路１０に入力してロックインジケータ１１を点灯駆
動する構成である。

かゝる構成において、位相比較器５，ＬＰＦ７及びＶＣ
Ｏ６よりなるＰＬＬ回路がロツクイン及びロックアウト
する場合に、入力信号ｅｓの搬送波とＶＣＯ６の信号と
のビート成分が大きな雑音として出力音声信号Ｌ，Ｒに
現われる。

かゝる雑音を除去するために、ＰＬＬ回路のロック範囲
外においてはいわゆるミューテイング回路が用いられる
が、このミューテイング回路のオンオフ切換動作時にお
いて、切換雑音が発生し好ましいものではない。

当該切換雑音を除去するためには更に別の回路を必要と
し、ミューテイング回路が複雑になるという欠点がある
。

従って、本発明はミューテイング切換動作時に雑音を発
生しない簡単な構成のミューティング装置を提供するこ
とを目的とするものであって、特に第１図に示した除算
回路を構成する差動回路にミューテイング装置を適用す
ることにより上述の目的が達成されるものである。

以下本発明について図面を用いて説明する。

第１図は本発明の一実施例のミューティング装置を用い
た除算回路３を示す回路図である。

入力端子１２に印加される入力信号ｅ′ｓはＰＭ復調回
路２の出力であり、（Ｌ−Ｒ）・ｃｏｓφで示される。

この入力信号ｅ′ｓはカップリングコンデンサＣ１を介
してトランジスタＱ１のベースに印加される。

トランジスタＱ１とＱ２のエミツタは共通接続されて差
動回路を構成しており、差動トランジスタＱ１，Ｑ２の
ベースにはバイアス回路（図示しない）からの所定バイ
アスが抵抗Ｒ５及びＲ６を介してそれぞれ印加される。

また差動トランジスタＱｌ，Ｑ２のベースにはダイオー
ド構成のトランジスタＱ３及びＱ４の各ベース、コレク
タがそれぞれ接続されており、両トランジスタＱ３及び
Ｑ４のエミツタは共通接続されて電流源１３に接続され
ている。

この電流源１３の電流値をＩ０・ｃｏｓφとし、第１図
における同相位相比較器８の出力に比例した電流成分と
なっている。

差動トランジスタＱ１及びＱ２の各コレクタは負荷抵抗
Ｒ３及びＲ４をそれぞれ介して電源Ｖｃｃに接続されて
いると共に、コンデンサＣ２及びＣ３を介して出力端子
１４及び１５に接続される。

更に、差動トランジスタＱ１及びＱ２のエミツタ共通接
続点はスイッチング手段としてのトランジスタＱ５及び
抵抗Ｒ＋を介して差動回路３の電流源１６に接続されて
いる。

また、トランジスタＱ１のコレクタと電流源１６との間
、トランジスタＱ２のコレクタと電流源１６との間には
それぞれスイッチング手段としてのトランジスタＱ６及
び抵抗Ｒ１０、同じくトランジスタＱ７及び抵抗Ｒ１１
が接続されている。

そしてトランジスタＱ６及びＱ７のベース電極は共通接
続されてベースバイアス回路２０からのバイアス電圧が
印加される。

またトランジスタＱ５のベース電極は他のベースバイア
ス２１からのバイアス電圧が印加される。

バイアス回路２０は抵抗Ｒ８，Ｒ１２及びＲ１３より成
り、バイアス回路２１は抵抗Ｒ１，Ｒ２及びＲ７より構
成されている。

トランジスタＱ５のベース電極には更に当該バイアス回
路２１のバイアス電圧を可変するためのバイアス可変回
路２２が接続されている。

すなわち、トランジスタＱ５のベース電極は抵抗Ｒ７、
抵抗Ｒ１４及びマニュアルスイッチＳＷ１を介して接地
されており、またマニュアルスイッチＳＷ１と並列にス
イッチ用トランジスタＱ８が設けられている。

このトランジスタＱ８のベース電極は抵抗Ｒ１５を介し
て制御入力端子１７へ接続され、所定の制御信号により
その導通及び非導通状態が制御される構成であり、この
可変回路２２によりスイッチングトランジスタＱ５又は
ベース共通のトランジスタＱ６，Ｑ７のいずれかが導通
する差動回路構成であり、いわゆる電流切替型の回路構
成となっている。

かゝる構成において制御端子１７に制御信号がなくかつ
マニュアルスイッチＳＷ１も開状態の場合に、トランジ
スタＱ５のベースバイアスがトランジスタＱ６及びＱ７
のベース共通バイアスよりも大とすると、トランジスタ
Ｑ５がオン状態となり、トランジスタＱ６及びＱ７はオ
フとなる。

従って、差動回路を含む除算回路３には定電流源１６の
電流ＩＥが供給されて活性状態となり、入力信号ｅ′ｓ
＝（Ｌ−Ｒ）・ｃｏｓφを電流源１３の電流Ｉ０ｃｏｓ
φにより除算した相補出力すなわち（Ｌ−Ｒ）及び（Ｌ
−Ｒ）信号が出力端子１４及び１５に出力されて、除算
回路３は通常の動作状態となっている。

この場合の除算動作については周知であるからその説明
は省略する。

次にマニュアルスイッチＳＷ１及びトランジスタＱ８の
少くとも一方がオン状態となると、トランジスタＱ５の
ベースバイアスは低下してトランジスタＱ５がオフとな
り、逆にトランジスタＱ６及びＱ？がオンとなる。

従って、電流源１６の電流Ｉ８はトランジスタＱ１及び
Ｑ２のオンオフ状態に関係なく、トランジスタＱ１，Ｑ
２の両コレクタからトランジスタＱ６，Ｑ７を介して流
れることになる。

よって差動回路を含む除算回路３は非活性状態となって
いわゆるミューテイング動作が可能となる。

この場合、トランジスタＱ１及びＱ２のコレクタ端子の
直流電位はミューテイング動作に関係なく一定値すなわ
ちＲ３・ＩＥ／２，Ｒ４・ＩＥ／２とすることができる
ので出力端子１４及び１５において何等雑音は発生され
ないことになる。

尚、コンデンサＣ４及びＣ５を、図示の如くトランジス
タＱ５のベースバイアス部と接地間、トランジスタＱ６
，Ｑ７のベースバイアス部と接地間にそれぞれ接続する
ことにより、バイアス回路２０，２１に所定時定数をも
たせてミューテイング解除動作時においてスムーズな切
替が可能となるようにしている。

また、スイッチングトランジスタＱ５をマルチコレクタ
構造とすることにより他方のスイッチングトランジスタ
Ｑ６及びＱ７のコレクタ電流の和とトランジスタＱ５の
コレクタ電流とが共に等し＜（ＩＥ）なるようにしてい
る。

こゝで差動回路を有する除算回路３の非活性状態すなわ
ちミューテイング状態下におけるミューテイング動作の
減衰量について考える。

この場合簡単のためにＩ０・ｃｏｓφ＝０として、まず
ミューテイングがオフすなわち活性動作時において、負
荷抵抗Ｒ３及びＲ４の抵抗値を共にＲとすると差動回路
の利得Ｇは次式となる。

こゝに、ｋはボルツマン定数、ｑは電子密度、Ｔは絶対
温度をそれぞれ示す。

すなわち差動回路の利得は定電流源１６の電流ＩＥに比
例することがわかる。

次にミューテイング動作時は、トランジスタＱ５に流れ
ていた電流はすべてトランジスタＱ６及びＱ７に転流さ
れるから、上式における電流ＩＥは零となり理論的には
完全に入力信号が減衰するミューテイング動作が可能と
なることがわかる。

ミューテイング動作を行わせるスイッチ用トランジスタ
Ｑ８の制御信号としては、例えば、第１図に示した制御
信号発生回路１０の出力信号を用いることができるし、
またステレオパイロット信号の有無を検出する検出回路
の検出出力信号を用いることもでき、これ等の場合には
、ＰＬＬ回路のロック範囲外において自動的にミューテ
イング動作が行われる。

以上詳述した如く本発明によれば、ステレオ復調回路部
の除算回路を構成する差動回路を活性及び非活性化して
ミューテイングをかけることができ、ミューテイング切
替時の雑音もなく、またミューテイング動作中の入力信
号の漏洩も全くない完全なミューテイング装置となる。

更には、ミューテイング装置をＩＣ化して小型化するこ
とも可能である。

尚、上記実施例においては、除算回路を構成する差動回
路のミューテイング装置として説明したが、一般の差動
増幅器のミューティング装置として用いることができる
ことは勿論である。

また、抵抗Ｒ９〜ＲｌｌはトランジスタＱ５〜Ｑ７の動
作範囲を拡大するものであるが省略してもよいことは明
白である。

【図面の簡単な説明】

第１図はＡＭステレオ信号の復調回路の概略ブロック図
、第２図は本発明の実施例を第１図の復調回路のミュー
テイング装置として用いた場合の回路図を示している。 主要部分の符号の説明、３・・・・・・除算回路、１６
・・・・・・定電流源、２０，２１・・・・・・バイア
ス回路、２２・・・・・・バイアス可変回路、Ｑ１，Ｑ
２・・・・・・差動トランジスタ、Ｑ５，Ｑ６，Ｑ７・
・・・・・スイッチングトランジスタ、Ｑ８・・・・・
・スイッチ用トランジスタ、ＳＷ１・・・・・・マニュ
アルスイッチ。

Claims (1)

1. 【特許請求の範囲】 １ 一対の差動トランジスタと、前記差動トランジスタ
   への電流供給をなす単一の電流源と、前記差動トランジ
   スタのエミツタ共通接続点と前記電流源との間に接続さ
   れた第１のスイッチング手段と、前記差動トランジスタ
   の各コレクタ出力と前記電流源との間に夫々接続され同
   時にオン状態となるミューテイング用の第２及び第３の
   スイッチング手段と、前記第１のスイッチング手段又は
   前記第２及び第３のスイッチング手段のいずれかを選択
   的に導通させる制御手段とを含み、前記制御手段により
   差動トランジスタの同時活性状態及び同時非活性状態を
   制御することを特徴とする差動回路のミューテイング装
   置。 ２ 前記第１のスイッチング手段と前記第２及び第３の
   スイッチング手段は差動的に動作する差動回路構成であ
   ることを特徴とする特許請求の範囲第１項記載のミュー
   テイング装置。 ３ 前記第１乃至第３のスイッチング手段はそれぞれ第
   １乃至第３トランジスタより成り、前記第１乃至第３の
   トランジスタの各エミツタは直接または抵抗を解して前
   記電流源に接続され、前記制御手段により前記第１トラ
   ンジスタのベース電極と前記第２及び第３トランジスタ
   の共通接続されたベース電極との間の電位差を制御する
   ことを特徴とする特許請求の範囲第２項記載の装置。 ４ 前記制御手段は前記第１のスイッチング手段の制御
   電極に第１バイアス電圧を与える第１バイアス回路と、
   前記第２及び第３のスイッチング手段の共通接続された
   制御電極に第２バイアス電圧を与える第２バイアス回路
   と、前記第１バイアス電圧又は第２バイアス電圧を可変
   せしめる可変手段とを含むことを特徴とする特許請求の
   範囲第１項、第２項又は第３項記載の装置。 ５ 前記可変手段は前記第１のスイッチング手段の制御
   電極又は前記第２及び第３のスイッチング手段の共通制
   御電極と基準電位間に接続された機械的スイッチより成
   ることを特徴とする特許請求の範囲第４項記載の装置。 ６ 前記可変手段は前記第１のスイッチング手段の制御
   電極又は前記第２及び第３のスイッチング手段の共通制
   御電極と基準電位間に接続された制御トランジスタより
   成り、前記制御トランジスタのベースには所定のミュー
   テイング制御信号が印加されることを特徴とする特許請
   求の範囲第４項記載の装置。