JPS5879307A - Power supply circuit for amplifier - Google Patents

Power supply circuit for amplifier

Info

Publication number
JPS5879307A
JPS5879307A JP56177672A JP17767281A JPS5879307A JP S5879307 A JPS5879307 A JP S5879307A JP 56177672 A JP56177672 A JP 56177672A JP 17767281 A JP17767281 A JP 17767281A JP S5879307 A JPS5879307 A JP S5879307A
Authority
JP
Japan
Prior art keywords
voltage
power supply
capacitance element
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56177672A
Other languages
Japanese (ja)
Inventor
Susumu Sueyoshi
末吉 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP56177672A priority Critical patent/JPS5879307A/en
Publication of JPS5879307A publication Critical patent/JPS5879307A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To impove the power conversion efficiency of a titled amplifier, by using a capacitor charged with a control switch and an inductor and supplying a plurality of voltages to an output transistor (TR) with a single power supply. CONSTITUTION:An input signal Vi is applied to a load as an output voltage V0 via output TRs Q1, Q1' and a preamplifier 1. A comparator 32 compares a voltage Vc of a capacitor C1 with a voltage V0+Es shifting the output voltage V0 by the voltage Es and turns on a switch 31 at V0+Es>=Vc. In this case, a power supply +B charges the C1 via an inductance L1 and the charging voltage of a capacitor C2 is added to the voltage and applied to the output TRQ1. With the switch 31 turned off at V0+Es<Vc, the magnetic energy of the L1 due to the charging current of the C1 is charged in the C2 as charges and the Vc is applied to the TRQ1. The load circuit operates similarly as mentioned above.

Description

【発明の詳細な説明】 本発明は増幅器の電源供給回路に関し、特に電力増幅器
の電力増幅素子への電源供給回路に関するO 電力増幅器として一般に用いられている8級プツシ−プ
ル増幅器において、出力段の電力増幅素子である1対の
コンプリメンタリなトランジスタにて消費される電力は
瞬時的には、 PC= IC” VCE と表わされる。Ioはトランジスタのコレクタ電流、■
oE triコレクタ・エミッタ間電圧である。この電
力PCだけアンプ内部で消費されて効率低下の原因とな
る。例えば最大振幅時で理論的に78.5%の効率とな
るが、小信号時には更に低下することになる〇 この電力変換効率を向上せしめるべく、人力信号若しく
は出力信号レベルを検出して、このレベルに応じて出力
電圧レベルの異なる複数の電源の出力の一つを選択して
電力増幅素子の電圧源として供給する方式が採用される
。しかしながら、複数の電源を必要として好ましくない
こと、また最大振幅を犬、とすればそれだけ高い電圧レ
ベルの電源が必要となる等の欠点がある。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power supply circuit for an amplifier, and in particular to a power supply circuit for a power amplification element of a power amplifier. The power consumed by a pair of complementary transistors, which are power amplification elements, is instantaneously expressed as PC=IC''VCE.Io is the collector current of the transistor, and ■
oE tri collector-emitter voltage. Only this power PC is consumed inside the amplifier, causing a decrease in efficiency. For example, the efficiency is theoretically 78.5% at maximum amplitude, but it decreases further when the signal is small. In order to improve this power conversion efficiency, the human input signal or output signal level is detected and the level A method is adopted in which one of the outputs of a plurality of power supplies having different output voltage levels is selected depending on the output voltage level and supplied as the voltage source of the power amplification element. However, there are drawbacks such as the need for multiple power supplies, which is undesirable, and the fact that if the maximum amplitude is set to 1,000, a power supply with a higher voltage level is required.

本発明の目的は、単一電源を用いて電力効率を向上せし
めると共にこの単一電源よりも大なる電圧を生せしめる
ことが可能な電源供給回路を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a power supply circuit that can improve power efficiency using a single power supply and can generate a larger voltage than the single power supply.

本発明による増幅器の電源供給回路は、第1及び第2の
キャパシタンス素子を設け、第1のキャパシタンス素子
へインダクタンス素子を介して電源電圧を充電電圧とし
て供給すべくスイッチング素子を設け、第1のキャパシ
タンス素子の充電期間にインダクタンス素子に蓄えられ
た電磁エネルギをスイッチング素子の非導通期間に第2
のキャパシタンス素子へ静電エネルギとして蓄え、増幅
器出力に対応する電圧と第1のキャパシタンス素子の充
電電圧との差の絶対値がある値以下になりたときにスイ
ッチング回路を導通するようにし、この時第2のキャパ
シタンス素子の蓄電電圧を回路電源に重畳して増幅器の
電源端へ供給し、非導通時には第1のキャパシタンス素
子の蓄電電圧を供給するようにしたことを特徴としてい
る。
A power supply circuit for an amplifier according to the present invention includes first and second capacitance elements, a switching element for supplying a power supply voltage as a charging voltage to the first capacitance element via an inductance element, and The electromagnetic energy stored in the inductance element during the charging period of the element is transferred to the second one during the non-conducting period of the switching element.
The switching circuit is made conductive when the absolute value of the difference between the voltage corresponding to the amplifier output and the charging voltage of the first capacitance element becomes less than or equal to a certain value. It is characterized in that the stored voltage of the second capacitance element is superimposed on the circuit power supply and is supplied to the power supply terminal of the amplifier, and when it is not conductive, the stored voltage of the first capacitance element is supplied.

以下に図面を用いて本発明を説明する。The present invention will be explained below using the drawings.

第1図は本発明の実施例の回路図であり、人力信号■、
は電圧増幅段IKて増幅され、互いにコンプリメンタリ
な出力トランジスタQl + Q’1より成る電力増幅
段2に人力される。両トランジスタQl lQ/ ノ共
通エミゾタ出力V。が負荷を電力駆動する。
FIG. 1 is a circuit diagram of an embodiment of the present invention, in which human input signals ■,
is amplified by the voltage amplification stage IK, and supplied to the power amplification stage 2 consisting of mutually complementary output transistors Ql + Q'1. Common emitter output V for both transistors Ql lQ/. powers the load.

これら出力トランジスタQl * Q’lの電源供給端
であるコレクタへの電源供給のために、3及び3′にて
示す電源供給回路が夫々設けられている。
In order to supply power to the collectors which are power supply ends of these output transistors Ql*Q'l, power supply circuits indicated by 3 and 3' are provided, respectively.

正側の電源供給回路3は、インバーテヴドダーリントン
接続されたトランジスタQ2. Q、より成るスイッチ
ング回路31と、このスイッチング回路31のオン時に
インダクタンス素子L1を介して回路電源十Bを充電電
圧として供給される第1のキャパシタンス素子CIと、
更にはインダクタンス素子り。
The positive side power supply circuit 3 includes an inverted Darlington-connected transistor Q2. A switching circuit 31 consisting of Q, a first capacitance element CI supplied with the circuit power supply 1B as a charging voltage via an inductance element L1 when the switching circuit 31 is turned on;
Furthermore, there is an inductance element.

と等倹約に並列接続された第2のキャパシタンス素子C
2とを有している。そして、第1のキャノ(シタンス素
子CIの充電電圧VCがトランジスタQ1のコレクタ端
子へダイオードD、を介して供給されるようになってい
る。また第2のキャノ(シタンス素子C2の両端にダイ
オードD2が設けられて、この素子C2に充電電荷がな
い場合にはダイオードD2を介して回路電源十Bが、充
電電荷がある場合にはこのキャパシタンス素子C2の充
電電圧を回路電源十Bに重畳した電圧が夫々トランジス
タQ1のコレクタ端子電圧vaとして供給されるように
なっている。
a second capacitance element C connected equi-parsimoniously in parallel with
2. The charging voltage VC of the first capacitor (sitance element CI) is supplied to the collector terminal of the transistor Q1 via the diode D. is provided, and when there is no charging charge in this element C2, the circuit power supply 1B is applied via the diode D2, and when there is charge, a voltage obtained by superimposing the charging voltage of this capacitance element C2 on the circuit power supply 1B is provided. are respectively supplied as the collector terminal voltage va of the transistor Q1.

スイッチングトランジスタQ2.Q、の制御のために、
レベル比較器32が設畔られている。これは、第1のキ
ャパシタンス素子C1の充電電圧V。と増幅器の回路出
力電圧■。を一定値E5だけ高い方にレベルシフトした
電圧■。十E5 とを比較するものである。そして、v
o十a、≧■oとなったとき、すなわち■。−■c≧E
sとなって回路出力と充電電圧との差が一定値E、以上
になったときに比較器32から制御出力が発生されて、
トランジスタQ2のベースへ印加され、スイッチング回
路31ヲオンに制御する。
Switching transistor Q2. For the control of Q,
A level comparator 32 is installed. This is the charging voltage V of the first capacitance element C1. and the amplifier circuit output voltage■. Voltage ■ whose level is shifted to a higher level by a constant value E5. It is compared with 10E5. And v
When o1a, ≧■o, that is, ■. −■c≧E
s and the difference between the circuit output and the charging voltage exceeds a certain value E, the comparator 32 generates a control output,
It is applied to the base of the transistor Q2, and controls the switching circuit 31 to be turned on.

従って、V、 −V、 < E、のときにはスイッチン
グ回路31はオフとなっている0 負側の回路3′に関しては、正側回路3と互いにコンプ
リメンタリな構成となっており、互いに対応する素子に
はすべて「′]が符されて示されている。
Therefore, when V, -V, < E, the switching circuit 31 is off.0 The negative side circuit 3' has a complementary configuration with the positive side circuit 3, and the switching circuit 31 is turned off when V, -V, < E. are all indicated with a ''].

か\る構成の正側回路について第2図の波形を用いてそ
の動作を説明する。説明に際し、各ダイオードの順方向
電圧降下及び各トランジスタの■BE (ペース・エミ
ッタ間電圧)、更にはスイッチングトランジスタVCE
 (コレクタ・エミ・フタ間電圧)はすべて零とする。
The operation of the positive side circuit having such a configuration will be explained using the waveforms shown in FIG. In the explanation, we will use the forward voltage drop of each diode, the BE (pace-emitter voltage) of each transistor, and the switching transistor VCE.
(Collector-emitter-lid voltage) are all zero.

また、比較器32及びスイッチング回路31の系では、
例えばスイ・ソチング回路のオンからオフへの移行が比
較器32からの制御信号に対し若干時間遅れを有し、又
は比較器32が検出電圧に対しヒステリシス特性を有す
ることなどによりスイ・ソチング回路31のオンオフ動
作が円滑に行われるものとするO 時刻t0において電源投入がなされた場合、人力信号■
、はないものとすると、出力■。は零ポルトである。こ
\で、キャパシタンス素子C1,C2には共に電荷の蓄
積がないために、キャノ(シタンス素子C1の出力■。
Furthermore, in the system of the comparator 32 and the switching circuit 31,
For example, the transition from on to off of the switching circuit 31 may have a slight time delay with respect to the control signal from the comparator 32, or the comparator 32 may have hysteresis characteristics with respect to the detected voltage. O When the power is turned on at time t0, the human power signal ■
, assuming that there is no output ■. is zero port. At this point, since there is no charge accumulation in both capacitance elements C1 and C2, the capacitance element C1 output (■).

は初期時に零ポルトであり、また■。十E、 : E、
であるから、レベル比較器32の出力はトランジスタQ
2. Q、をオンせしめる如き制御信号を発生する。よ
って、トランジスタQs IダイオードD2を介して回
路電源十Bが直接トランジスタQ、のコレクタ電位ぬと
なると共に、キャノくシタンス素子C1はインダクタン
ス素子り、を介して充電される。
is initially zero port, and ■. 10E, :E,
Therefore, the output of the level comparator 32 is the transistor Q
2. A control signal is generated to turn on Q. Therefore, the circuit power source 1B directly becomes the collector potential of the transistor Q via the transistor QsI diode D2, and the capacitance element C1 is charged via the inductance element.

従って、その充電曲線は図中の点線に示される如くなる
。この時va〉■o  であるからダイオードD1はカ
ットオフとなっており、キャノくシタンス素子CIから
トランジスタQ、への放電が防止されている。
Therefore, the charging curve becomes as shown by the dotted line in the figure. At this time, since va>■o, the diode D1 is cut off, and discharge from the capacitance element CI to the transistor Q is prevented.

キャパシタンス素子C1の充電が進み、vc>Esとな
ると(時刻tt)比較器32の出力状態が反転してスイ
ッチング回路31ヲオフとする。従って、夕。
When charging of the capacitance element C1 progresses and vc>Es (time tt), the output state of the comparator 32 is reversed and the switching circuit 31 is turned off. Therefore, evening.

イオードD、がオンとな9、キャノ(シタンス素子CI
の出力電圧V。がトランジスタQ1のコレクタ電圧ぬと
なり、素子C1への充電も終了する。この時、トランジ
スタQ、のアイドル電流を無視すれば、素子C1の電圧
■。は略一定に維持されてトランジスタQ。
Iode D is on, 9, cano (sitance element CI)
The output voltage V. becomes the collector voltage of the transistor Q1, and charging of the element C1 also ends. At this time, if the idle current of transistor Q is ignored, the voltage of element C1 becomes ■. is maintained approximately constant for transistor Q.

のコレクタ電圧ぬと等しくなってい−711゜一方、キ
ャパシタンス素子CIの充電期間にインダクタンス素子
L1に蓄えられていた電磁エネルギは、第1図に示した
極性の向きの起電力となるから、スイッチング回路31
がオフで充電停止期間中は、この起電力によυオン状態
のダイオードD1を介して図の矢印の向きに電流が流れ
て第2のキャパシタンス素子C2を充電し、静電エネル
ギに当該電磁エネルギが変換されることになる。この様
子が第2図(Blの波形に示されており、vbは第2の
キャパシタンス素子C2の両端電圧である。
On the other hand, the electromagnetic energy stored in the inductance element L1 during the charging period of the capacitance element CI becomes an electromotive force in the polar direction shown in Fig. 1, so the switching circuit 31
is off and charging is stopped, this electromotive force causes a current to flow in the direction of the arrow in the figure through the on-state diode D1, charging the second capacitance element C2, and converting the electromagnetic energy into electrostatic energy. will be converted. This situation is shown in FIG. 2 (waveform Bl), where vb is the voltage across the second capacitance element C2.

時刻t2にて人力信号■2が到来し、出力V。が第2図
(2)のように正側に振れると、キャパシタンス素子C
Iの電荷がダイオードD1.トランジスタQ、及び負荷
を介して放電し、電圧V。が下降し始める。時刻t、に
て■。+E5≧vcとなると、比較器32が反転してス
イッチング回路31をオンに制御する。よって、トラン
ジスタQ1のコレクタ電圧焉は、第2のキャパシタンス
素子C2の充電電圧vhと回路電源刊との重畳電圧とな
る。この時、ダイオードD2はオフとなっているからト
ランジスタQ、のコレクタには回路電源十Bが直接印加
されることはない。従って、この時トランジスタQ1の
コレクタには回路電源刊よりもV、6だけ高い電圧が印
加されることになり、それだけ出力レベルを大とし得る
ことになる。但し、この電圧Vbはキャノ(シタンス素
子C2の電荷によるものであり、トランジスタQ、及び
負荷により放電され徐々に降下する。この間、第1のキ
ャパシタンス素子CIにはインダクタンス素子り。
At time t2, human input signal ■2 arrives and the output is V. When swings to the positive side as shown in Figure 2 (2), the capacitance element C
The charge on diode D1. The voltage V discharges through the transistor Q and the load. begins to fall. ■ At time t. When +E5≧vc, the comparator 32 is inverted and turns on the switching circuit 31. Therefore, the collector voltage of the transistor Q1 becomes a superimposed voltage of the charging voltage vh of the second capacitance element C2 and the circuit power source. At this time, since the diode D2 is off, the circuit power supply 1B is not directly applied to the collector of the transistor Q. Therefore, at this time, a voltage higher than the circuit power source by V6 is applied to the collector of the transistor Q1, and the output level can be increased accordingly. However, this voltage Vb is due to the electric charge of the capacitance element C2, and is discharged by the transistor Q and the load and gradually drops. During this time, the first capacitance element CI has an inductance element.

を介して充電がなされており、その端子電圧V。は充電
曲線に沿い上昇し、その間インダクタンス素子L1には
電磁エネルギが再び蓄積される。
Charging is carried out via the terminal voltage V. increases along the charging curve, during which electromagnetic energy is stored again in the inductance element L1.

出力信号レベルの減少に伴って、時刻t4に■O+E、
<V。となると、スイッチング回路31がオフとなり、
第1のキャパシタンス素子CIからトランジスタQ1の
コレクタ電圧ぬが供給される。この時もインダクタンス
素子L1の起電力により、!イオードD、を介して第2
のキャノ(シタンス素子C2が充電され、先の放電によ
るエネルギの消失を補充する0負側回路についても全く
同様な動作がなされることは明白である。
As the output signal level decreases, ■O+E at time t4,
<V. Then, the switching circuit 31 is turned off,
The collector voltage of the transistor Q1 is supplied from the first capacitance element CI. At this time too, due to the electromotive force of the inductance element L1,! the second via the iode D,
It is clear that exactly the same operation is performed for the zero negative side circuit in which the capacitance element C2 is charged and replenishes the energy lost due to the previous discharge.

第3図は本発明の他の実施例の一部回路図であり、第1
図と同等部分は同一符号により示されている。本例では
正側回路のみが示されているが、負側回路についてもコ
ンプリメンタリな回路構成とされる。スイッチング回路
31として、別にトランジスタQ!+を設け、このトラ
ンジスタQ4ヲトランジスタQ2により駆動し、第、2
のキャノくシタンス素子C2に電荷がない時に、このト
ランジスタQ4及びダイオードD2に介してトランジス
タQ、のコレクタ電圧ぬを回路電源十Bより直接供給し
たものである。レベル比較器32として、トランジスタ
Q、、Q。
FIG. 3 is a partial circuit diagram of another embodiment of the present invention;
Parts equivalent to those in the figures are designated by the same reference numerals. Although only the positive side circuit is shown in this example, the negative side circuit also has a complementary circuit configuration. As the switching circuit 31, a transistor Q! + is provided, and this transistor Q4 is driven by the transistor Q2, and the second
When the capacitance element C2 has no charge, the collector voltage of the transistor Q is directly supplied from the circuit power supply 1B via the transistor Q4 and the diode D2. As the level comparator 32, transistors Q, , Q are used.

及び電流源I。よりなる差動アンプを用いており、トラ
ンジスタQ、のコレクタ負荷抵抗R:よりスイ・ンチン
グ回路31の制御信号を導出している。本例における回
路動作も、第2図に示す波形と同一波形をもって行われ
る。
and current source I. The control signal for the switching circuit 31 is derived from the collector load resistance R of the transistor Q. The circuit operation in this example is also performed with the same waveform as shown in FIG.

斜上の如く、出力信号レベルが低いときは予め充電して
いたキャパシタンス素子より電源を供給するものである
から、電力消費が小となり効率が上昇する。また、回路
電源±8で決定される最大出力以上のピーク出力を瞬間
的に取り出されるので出力面上声可能である。
As shown above, when the output signal level is low, power is supplied from the capacitance element that has been charged in advance, so power consumption is reduced and efficiency is increased. Furthermore, since a peak output higher than the maximum output determined by the circuit power supply ±8 is instantaneously extracted, it is possible to output a higher level of output.

尚、比較器32の1人力として回路出力を用いたが、こ
れに対応したレベルの信号であればいずれの・信号を用
いても良いものである。
Although the circuit output is used as the single input of the comparator 32, any signal may be used as long as it has a level corresponding to this.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例の回路図、第2図は第1図の回
路の各部動作波形図、第3図は本発明の他の実施例の一
部回路図である。 主要部分の符号の説明    ・ 31.31’・・・スイッチング回路 32 、32’・・・レベル比較回路 QI I Q’l・・・増幅用トランジスタC,、C−
・・・第1のキャパシタンスi子C2,C′2・・・第
2のキャパシタンス素子り、・・・インダクタンス素子 亀1図 I
FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is a waveform diagram of the operation of each part of the circuit of FIG. 1, and FIG. 3 is a partial circuit diagram of another embodiment of the present invention. Explanation of symbols of main parts 31.31'...Switching circuit 32, 32'...Level comparison circuit QI I Q'l...Amplification transistor C,, C-
...First capacitance element C2, C'2...Second capacitance element...Inductance element Figure 1I

Claims (1)

【特許請求の範囲】[Claims] 第1のキャパシタンス素子と、この第1のキャパシタン
ス素子の充電路を形成するインダクタンス素子と、所定
制御信号により導通して回路電源を前記充電路を介して
前記第1のキャパシタンス素子の充電′電圧として供給
するスイッチング素子と、前記第1のキャパシタンス素
子の充電期間11C前記インダクタンス素子に蓄えられ
た電磁エネルギを前記スイッチング素子の非導通期間に
静電エネルギに変換して蓄える第2のキャパシタンス素
子と、前記第1のキャパシタンス素子の出力電圧と増幅
器出力電圧に対応する電圧との差の絶対値が所定値以下
のときに前記所定制御信号を発生する手段とを含み、前
記スイッチング素子の導通時に前記回路電源電圧と前記
第2のキャパシタンス素子の蓄1!電圧との重畳電圧を
、また非導通時に前記第1のキャパシタンス素子の蓄電
電圧を夫々増幅器の電源供給端へ供給するようにした電
源供給回路。
A first capacitance element and an inductance element forming a charging path for the first capacitance element are electrically connected by a predetermined control signal to supply a circuit power supply as a voltage for charging the first capacitance element through the charging path. a second capacitance element that converts and stores electromagnetic energy stored in the inductance element into electrostatic energy during a non-conducting period of the switching element; generating the predetermined control signal when the absolute value of the difference between the output voltage of the first capacitance element and the voltage corresponding to the amplifier output voltage is less than or equal to a predetermined value; Voltage and storage of the second capacitance element 1! A power supply circuit configured to supply a voltage superimposed on the voltage and a voltage stored in the first capacitance element when non-conducting to a power supply terminal of an amplifier, respectively.
JP56177672A 1981-11-05 1981-11-05 Power supply circuit for amplifier Pending JPS5879307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56177672A JPS5879307A (en) 1981-11-05 1981-11-05 Power supply circuit for amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56177672A JPS5879307A (en) 1981-11-05 1981-11-05 Power supply circuit for amplifier

Publications (1)

Publication Number Publication Date
JPS5879307A true JPS5879307A (en) 1983-05-13

Family

ID=16035083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56177672A Pending JPS5879307A (en) 1981-11-05 1981-11-05 Power supply circuit for amplifier

Country Status (1)

Country Link
JP (1) JPS5879307A (en)

Similar Documents

Publication Publication Date Title
US5617015A (en) Multiple output regulator with time sequencing
US6269012B1 (en) Energy efficient power supply with light-load detection
EP0373693B1 (en) Generator of drive signals for transistors connected in a half-bridge configuration
US4878147A (en) Electromagnetic coil drive device
EP0123030B1 (en) Isolated power supply feedback
US20030184269A1 (en) Switching regulator having two or more outputs
JPH05268764A (en) Ac current detector and power supply circuit
US6940320B2 (en) Power control system startup method and circuit
US4445095A (en) Audio amplifier
JPH0655031B2 (en) Flyback switching regulator power supply
EP0318812B1 (en) Low voltage fed driving circuit for electronic devices
US5420497A (en) Direct current power unit having main and secondary direct current power supplies
JP3478890B2 (en) DC / DC converter for generating multiple signals
US6661209B2 (en) Leading edge modulator for post regulation of multiple output voltage power supplies
JP3400678B2 (en) Control device for charging generator
US6717784B2 (en) Rush current suppression circuit
US5805015A (en) Current generator stage used with integrated analog circuits
JPS5879307A (en) Power supply circuit for amplifier
JP2858164B2 (en) Power supply
US6014060A (en) Voltage supply circuit for amplifier
KR100386864B1 (en) Boosting circuit
JP2652583B2 (en) Switching power supply
JPH1028375A (en) Switching power supply
JP2652584B2 (en) Switching power supply
JPH0132752B2 (en)