JPS5878220A - 入力ポ−ト接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロコンピュータの入力接続において、複
数のスイッチの状穆を検出する場合にスイッチとマイク
ロコンピュータとのＩ！ＩＫシフトレジスタを使用する
入力ボート接快方式に関するものである。

従来の入力ボート接続方式の一例を第１図に示し説明す
ると１図において、１はマイクロコンピュータで、この
マイクロコンピュータ１の入出カポ−）’Ｌ／１０−１
〜Ｖｏ−０とスイッチ５ｌ−１”３］−ｎのｎ　（Ｉｆ
ｆｉのスイッチを有するスイッチ祥２とは１本のケーブ
ルによって直結されている。

しかしな力１ら、このような接読方式においては、どの
スイッチが働いたかを検出するためには対応する各スイ
ッチとマイクロコンピュータ１との間をそれぞれ結線し
なければならなかったので、スイッチの数が多くなるに
した方って心機的にスイッチ群２とマイクロコンピュー
タ１を結ぶ配線が煩横になり、経済的でないという欠改
があった。

このような欠点を除去するために、マイクロコンピュー
タの入出力ボートレ勺と接続ケーブルの本数を少なくす
る改良として、第２図に示すように、マイクロコンピュ
ータ３とスイッチ群５の間にスイッチ群５のスイッチ５
１−１〜８１−ｎの状態信号を選択するセレクタ４　（
ＳＥＬ−１）とセレクト信号ライン８．９および１０を
設け、また、スイッチ群の数ｎに対してｎ個のセレクタ
を設け、それぞれのセレクト信号ライン８，９．１０は
マイクロコンピュータ３とセレクタ４（ＳＥＬ−１）お
ヨヒヒレクタ５（ＳＥＬ−ｎ）のボートＡ、Ｂ、Ｃに並
列に接続され、最初のセレクタ４（８ＥＬ−１）の出力
ＯＵＴは接続ケーブル１１ｔ−介してマイクロコンピュ
ータ３０入出カポ−１／Ｑ−１に、ｎ個目のスイッチ群
７の出力を選択するセレクタ６（ＳＥＬ−ｎ）の出力Ｏ
ＵＴは接続ケーブル１２を介してマイクロコンピュータ
３の入出力ボートｌ１０−ｎにそれぞれ接続されている
。

このように構成された入力ポート接続方式において、８
本の入力を選択するセレクタを使用した場合、マイクロ
コンピュータ３に必要な入出力ボート！１０の数はｎ／
８と々す、セレクタをスイッチ群の近くに設置すれば、
マイクロコンピュータ３とセレクタを含むスイッチ群と
を接続するケーブルの本数は第１図に示す直結方式と比
較しｋｎ本から（ｎ／３＋３）本減少させることができ
る。

しかしながら、いずれの方式においても、スイッチめ数
が増加すれば、マイクロコンピュータの入出カポ−）　
Ｉｌｏと接続ケーブルの数を増やさねばならないという
欠点があった。

本発明は以上の点に鑑み、このような問題を解決すると
共に、かかる欠点を除去すべくなされた入力ポート接続
方式を提供するもので、マイクロコンピュータとスイッ
チ群との間にシフトレジスタヲ介在させ、マイクロコン
ピュータの指令によりスイッチの状す信号をシフトレジ
スタに並列に取込ミ、マイクロコンピュータはシフトレ
ジスタの各ビット出力を直列に順次読込むことにより、
スイッチの状鴨を検出するように構成したものである。

以下、図面に基づき本発明の１ｍ列を詳細に説明する。

第３図は本発明による入力ポート接続方式の一実施例を
示すブロック図で、説明に必要な部分のみを示す。

図において、１３はマイクロコンピュータ、１４（Ｑ−
１）は第１位のシフトレジス４％　１５はシフトレジス
タ１１４（Ｑ−１）に接続されるスイッチ８１−１　、
５ｌ−２・・・・・８１−ｎ　　からなるスイッチ群、
１６　（Ｑ−２）は第２位のシフトレジスタ、１７はシ
フトレジスタ１６　（Ｑ−２）に接続されるスイッチ５
２−１　＃　８２−２　”　＠”　”　”　５２−ｎ　
　からなるスイッチ群、１８　（Ｑ−ｎ）は最下位のシ
フトレジスタ、１９はシフトレジスタ１８　（Ｑ−ｎ）
に接続されるスイッチ５ｎ−１ｓ　５ｎ−２・・・・・
５ｎ−ｎ　　からなるスイッチ群で、これら各シフトレ
シスｆｉ　１４　（Ｑ−１）・１６　（Ｑ−２）　、　
１　Ｂ　（Ｑ−ｎ）はそれぞれマイクロコシピユータ１
３とスイッチ群１５．１７．１９との間に介在している
。

２０はマイクロコンピュータ１３のロード端子ＬＯＡＤ
と各シフトレジスタ１４　（Ｑ−１）、１６（Ｑ−２）
、１８　（Ｑ−ｎ）のロード１子ＬＯＡＤとを接続する
ロード信号ライン、２１はマイクロコンピュータ１３の
シフト端子５ＨＩＦＴと各シフトレジスタ１４　（Ｑ−
１）　、　１　Ｂ　（Ｑ−２）　、　１８　（Ｑ−ｎ）
　（Ｄシフト端子５Ｈ−ＩＦＴとを接続するシフト信号
ライフ、２２は［下位のシフトレジスタ１８　（Ｑ−ｎ
）の直列出力４ｓｏとその上位である第２位のシフトレ
ジスタ１６　（Ｑ−２）の直列入力端ＳＩを接続するラ
イン％　２３はその第２のシフトレジスタ１６（Ｑ−２
）の直列出力端ＳＯとその上位である第１位のシフトレ
ジスタ１４　（Ｑ−１）の直列入力端ＳＩを接続するラ
インである。２４は第１位のシフトレジスタ１４　（Ｑ
−１）の直列出力端ＳＯとマイクロコンピュータ１３の
入出力ゼートＩ２４を接続するセンス信号ライン、２５
は各シフトレジスタを含ムスイッチ群とマイクロコンピ
ュータ１３とを接続するロート°信号ライン２０．シフ
ト信号ライン２１およびセンス信号ライン２４の接続ケ
ーブル部分である。

そして、マイクロコンピュータ１３の指令によりスイッ
チ１．５　、１７　、１９のスイッチの状態信号をシフ
トレジスタ１４，１６．１８に並列に取込ミ、マイクロ
コンピュータ１３はシフトレジスタ１４．１６．１８の
各ビット出力を直列に順次読込むことにより、スイッチ
５１−１〜８１−ｎ　＊５２−１〜５２−ｎ　＊　５ｎ
−１〜５ｎ−ｎの状轢を検出するように構成されている
。

つぎにこの第３図に示す実櫓例の動作を説明する。まず
、マイクロコンピュータ１３がらロード信号を発すると
、ロート°信号ライン２ｏを経由して第１位のシフトレ
ジスタ１４　（Ｑ−１’）、ｇ２ｍのシフトレジスタ１
６　（Ｑ−２）・ｅｌ・最下位のシフトレジスタ１８　
（Ｑ−ｎ）にロード信号が送られ。

スイ７９弾１５　、１７・・・・・１９のすべてのスイ
ッチ８１−１〜５ｌ−ｎ　ｅ　８２−１〜５２−ｎｓｅ
＠＠１１ｓｎ−１〜５ｎ−ｎ　の状り信号がレジス４１
４．１６・・・・１８に並列に取込まれ、第１位のシフ
トレジスタ１４　（Ｑ−１’）の最上位術の状轢がセン
ス信号ライン２４を経由してマイクロコンピュータ１３
の入出カポ−）　Ｉｌｏに送られる。次いで、マイクロ
コンピュータ１３よりシフト信号を発すると、シフト信
号ライン２１を経由して第１位のシフトレジＸＪ　１４
　（Ｑ−１）　、第２位のシフトレジスタ１６（Ｑ−２
）・・・・−骨下位のシフトレジスタ１８（Ｑ−ｎ）に
シフト信号が送られ、そのシフトレジスタ１４　（Ｑ−
１）、１６　（Ｑ−２）・・・・・１８　（Ｑ−ｎ）の
内容をシフトして第１位のシフトレジスタ１４（Ｑ−１
）の第２待の状部がセンス信号ライン２４を経由してマ
イクロコンピュータ１３（Ｄ入出力ポートＩ１０に送ら
れる。そして、同様にマイクロコンピュータ１３からの
シフト信号の指示によす逐次シフトレジスタの内容はセ
ンス信号ライン２４を経由してマイクロコンピュータ１
３の入出力ボートＩ／Ｌ）に送られ、スイッチ＃１５　
、１７　。

１９のどのスイッチが閉成または開放してｈるかのスイ
ッチの状部はマイクロコンピュータ１３内のカウンタ（
図示せず）によりシフト信号を計数することにより記ｉ
意される。

このように本発明によれば、スイッチとそれに対ろする
シフトレジスタの数が増加しても２接続ケ一ブル部分２
５はロート°信号ライン２０１７７ト信号ライン２１お
よびセンス信号ライン２４の３本のラインですみ、スイ
ッチおよび／フトレジスタ群トマイクロコンピュータの
ｌｌ！１４する距１が長くなっても安ｆｉｌなケーブル
で接続することができると共に、マイクロコンピュータ
の入出力１？−トの数により接続でへるスイッチの数を
限定することなく、増加することができる。

以上本発明をロート°（ＬＯＡＤ）−７７）　（Ｓｉ（
ＩＦ’Ｔ）によって制御されるシフトレジスタを用いる
場合を例にとって駁明したが、本発明鉱これに限定され
るものではなく、ＬＯＡＩ）−８ＨＩＦ’Ｔとクロック
（ＣＬＯＣＫ）を有し、最初のパルスをＬＯＡＤ−８ｉ
（ＩＦ’Ｔに入れるとロードされ、以後はクロックＣＬ
ＯＣＫに与えるクロックパルスにより次々にシフトする
など種々の様式のシフトレジスタを本発明に適用するこ
とができる。

以上説明したように、本発明によれば、マイクロコンピ
ュータとスイッチ群との間にシフトレジスタを介在させ
、マイクロコンピュータの指令ニよりスイッチの状轢信
号をシフトレジスタに並列に取す込ミ、マイクロコンピ
ュータはシフトレジスタの各ビット出力を直列に順次読
込むことにより、スイッチの状轢を検出し得るようにし
たものであるから、スイッチとそれに対応するシフトレ
ジスタの数が増加しても接続ケーブル部分は３本のライ
ンですみ、スイッチおよびシフトレジスタ群とマイクロ
コンピュータの離隔する咀燗が斐〈なっても安膚なケー
ブルで接続することができると共に、マイ７クロコンピ
ユータの人出カボートの数により接続できるスイッチの
数を限定されることなく、増加することができるので、
実用上の効果は極めて大である。ま九、配線が極めて簡
単で。

従来のものに比べると非常に安価な入力ボート接続方式
となるという点においても極めて有効である。

【図面の簡単な説明】

第１図および第２図は従来の入出力ボート直結方式およ
び従来のセレクタを用いた場合の入力ボート接続方式の
例を示すブロック図、第３図は本発明による入力ボート
接続方式の一実ｍＮを示すブロック図である。 １３・・・・マイクロ、コンピュータ、１４．１６゜１
８・・・・シフトレジスタ％　１５．１７．１９・・ｅ
＠スイッチ群。 特許出願人　　沖ユニバック株式会社 代理人　山川政樹（ほか１名） 第２図

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータとスイッチ群とを接続する接続方
   式において、前記マイクロコンピュータとスイッチ群と
   の間にシフトレジスタを介在させ、前記マイクロコンピ
   ュータの指令によりスイッチの状１信号を前記シフトレ
   ジスタに並列に取り込み、紡紀マイクロコンピュータは
   前記シフトレジスタの各ビット出力を直列に順次、読込
   むことにより、スイッチの状暢を検出するように構成し
   、かつ前記シフトレジスタをスイッチ群の近くに設置シ
   テマイクロコンピュータと多数のスイッチ群とを少数の
   信号ラインで接続し得るようにしたことを特徴とする入
   力ボート接続方式。