JPS5877089A - 磁気バブルメモリ素子 - Google Patents
磁気バブルメモリ素子Info
- Publication number
- JPS5877089A JPS5877089A JP56174440A JP17444081A JPS5877089A JP S5877089 A JPS5877089 A JP S5877089A JP 56174440 A JP56174440 A JP 56174440A JP 17444081 A JP17444081 A JP 17444081A JP S5877089 A JPS5877089 A JP S5877089A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- blocks
- minor
- writing
- major
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は不爽ループ情報を格納し九ブートループの書き
込み、読み出しの迅速化を行なりえ磁気バブルメモリ素
子に関する。
込み、読み出しの迅速化を行なりえ磁気バブルメモリ素
子に関する。
磁気パプルメ毛す装置は不揮発性であに大容量高ＩＩ實
の配憶が可能、低消費電力、小蓋軽量である等積々の特
徴をもりているため大容量メモリとして将来が期待され
でいる。この磁気パプルメそり装置は、磁性ガーネット
岬の磁性薄膜内に発生させた磁気バブルを磁界によ多自
由に動かすことができることを利用し九４のであうて、
第１図に示す如く、磁気バブルメモリ素子１、バブルを
駆、動するための回転磁界発生用コイル２．２′、バブ
ルを安定に保持するためのバイアス磁界発生用磁石３，
３′勢により構成されている。
の配憶が可能、低消費電力、小蓋軽量である等積々の特
徴をもりているため大容量メモリとして将来が期待され
でいる。この磁気パプルメそり装置は、磁性ガーネット
岬の磁性薄膜内に発生させた磁気バブルを磁界によ多自
由に動かすことができることを利用し九４のであうて、
第１図に示す如く、磁気バブルメモリ素子１、バブルを
駆、動するための回転磁界発生用コイル２．２′、バブ
ルを安定に保持するためのバイアス磁界発生用磁石３，
３′勢により構成されている。
そしてメモリ素子１は例えばガドリニウム・ガリ゛ウム
・ガーネット基＠０上に液相エビタ會シャル成長法によ
シ磁性ガーネットの薄膜を形成し、その上にバー！−イ
薄膜の微小パターンによるバブル伝播路を形成しておき
、バブルのあるとζろを＠１”、ないとζろを″Ｏ”と
して情報を記憶するようになっている。この伝播路の構
成にはＶリアルループ方式とメジャーマイナ一方式とが
６１）大容量メモリとしては後者が用いられる。
・ガーネット基＠０上に液相エビタ會シャル成長法によ
シ磁性ガーネットの薄膜を形成し、その上にバー！−イ
薄膜の微小パターンによるバブル伝播路を形成しておき
、バブルのあるとζろを＠１”、ないとζろを″Ｏ”と
して情報を記憶するようになっている。この伝播路の構
成にはＶリアルループ方式とメジャーマイナ一方式とが
６１）大容量メモリとしては後者が用いられる。
第意図はメジャーｉイナ一方式Ｏｔ例の素子構成を示し
たものである。図にりいて説明すると＜ｇ、ａｋはバブ
ル発生器、葛はバブル発生器に接続された書き込み用メ
ジャーライン、６−１〜６−１は情報格納用のマイナー
ループ、７は読み出し用メジャーツイン、８は読出し用
メジャーラインに接続され九ディテクタである。そして
マイナーループｓ、１〜ｇ−ａはスワップゲート９−１
〜９−馳を介して書き込みラインＳＫ、レプリケートゲ
ート１０−１〜１０−ｍを介して読み出しライン７にそ
れぞれ接続されている。このマイナーループ６−１〜６
−１の接続はループにある幅が必要であるため書き込み
ライン５及び読み出しライン１へはその２ビツトおきＫ
ＩＩ続されている。仁の丸めディテクタによゐバブルの
読み出しがバブル駆動用の回転磁界の！回転に１回の割
金となる丸め、読み出し効率を上げるように図の如く同
一構成のム、Ｂ２つのブーツクを、−素子上に形成して
ム、Ｂブロックを交互に読み出すようにしている。
たものである。図にりいて説明すると＜ｇ、ａｋはバブ
ル発生器、葛はバブル発生器に接続された書き込み用メ
ジャーライン、６−１〜６−１は情報格納用のマイナー
ループ、７は読み出し用メジャーツイン、８は読出し用
メジャーラインに接続され九ディテクタである。そして
マイナーループｓ、１〜ｇ−ａはスワップゲート９−１
〜９−馳を介して書き込みラインＳＫ、レプリケートゲ
ート１０−１〜１０−ｍを介して読み出しライン７にそ
れぞれ接続されている。このマイナーループ６−１〜６
−１の接続はループにある幅が必要であるため書き込み
ライン５及び読み出しライン１へはその２ビツトおきＫ
ＩＩ続されている。仁の丸めディテクタによゐバブルの
読み出しがバブル駆動用の回転磁界の！回転に１回の割
金となる丸め、読み出し効率を上げるように図の如く同
一構成のム、Ｂ２つのブーツクを、−素子上に形成して
ム、Ｂブロックを交互に読み出すようにしている。
を九このようなメモリ素子には基板結晶の欠陥中 ７（
−ｙロイ伝播路の欠陥によりマイナーループに不良ルー
プが生ずることが避けられない、このため予めある数の
不良ループを許容することＫして、その情報を記録して
おくためにプートループ１１が設けられている。ところ
がこのプートループ１１は従来ム、Ｂブロックの何れか
一方のみを使用するのが常であった。この場合不良ルー
ズの情報はプートループに１ビツト毎にあり、且つ不良
ループ情報を読み出す場合のレプリケータは回転磁界の
２サイクルに１回であるため、バブルがレプリケータ位
置にいない時はプートループを１周＋マーカー位置分だ
け回わさなければならない、従ってアクセスタイムが遅
くなシ転送レートもマイナールーズの半分になる。さら
にデータ読み出し制御回路が使用できずプートループ専
用の回路が必要となる０本発明はこれらの欠点を改棗す
る九めに案出され木ものである。
−ｙロイ伝播路の欠陥によりマイナーループに不良ルー
プが生ずることが避けられない、このため予めある数の
不良ループを許容することＫして、その情報を記録して
おくためにプートループ１１が設けられている。ところ
がこのプートループ１１は従来ム、Ｂブロックの何れか
一方のみを使用するのが常であった。この場合不良ルー
ズの情報はプートループに１ビツト毎にあり、且つ不良
ループ情報を読み出す場合のレプリケータは回転磁界の
２サイクルに１回であるため、バブルがレプリケータ位
置にいない時はプートループを１周＋マーカー位置分だ
け回わさなければならない、従ってアクセスタイムが遅
くなシ転送レートもマイナールーズの半分になる。さら
にデータ読み出し制御回路が使用できずプートループ専
用の回路が必要となる０本発明はこれらの欠点を改棗す
る九めに案出され木ものである。
このため本発明においては、メジャーマイナー構成のム
、Ｂ！個のブロックを１組として構成し、ム、ｌプμツ
クを奇数・偶数方式で交互に書き込み又は読み出しを行
なうようにした磁気パプルメ篭り素子において、不良マ
イナールーズの情報を配憶させておくブートループをム
、Ｂ両ブロックにそれぞれ設け、それぞれのブートルー
プ０書き込み用スワップゲートの；ンダタタ同士を直列
に接続すると共に、読み出し用のレプリケートゲートの
＝ンダクタ同士も直列に接続して、奇数・偶数方式でブ
ートループへの書き込み、読み出しを行なう仁とができ
ゐようｋし九ことを４！像とするものである。
、Ｂ！個のブロックを１組として構成し、ム、ｌプμツ
クを奇数・偶数方式で交互に書き込み又は読み出しを行
なうようにした磁気パプルメ篭り素子において、不良マ
イナールーズの情報を配憶させておくブートループをム
、Ｂ両ブロックにそれぞれ設け、それぞれのブートルー
プ０書き込み用スワップゲートの；ンダタタ同士を直列
に接続すると共に、読み出し用のレプリケートゲートの
＝ンダクタ同士も直列に接続して、奇数・偶数方式でブ
ートループへの書き込み、読み出しを行なう仁とができ
ゐようｋし九ことを４！像とするものである。
以下、添付図面に基づいて本発明の実施例につき詳細に
説明する。
説明する。
第３図に実施例の素子構成を示す０図において第２図と
同一部分は同一符号を付して示し良。従ってａｍ、ａｋ
はバブル発生器、６はバブル発生器に接続され九書込用
メジャーライン、６−１〜６−勤は情報格納用マイナー
ループ、γは読み出し用メジャーライン、８は読み出し
用メレヤーラインに縁続され九ディテクタ、・−１〜［
１はスワップゲート、１０−１〜１Ｇ−碑はレプリケー
トゲート、１１はブー、ドループ、ム及びｌは同一構成
の奇数及び偶数ブロックである。また１２はブートルー
プ１１と書き込みツイン５とをつなぐスワップゲート、
１３はそのコンダクタパターン、１４はプートルー
プ！１と読み出しラインγとをつなぐレプリヶー）ゲ−
）、ＩＩＳはそのコンダクタパターンである。本発明は
仁の奇数−偶数ブロックＡ、Ｂのプートループ１１０ス
ワツプゲート１２の＝ンダクタバター／１３同士を端子
ＢＩＷｅより端子Ｂｓｖｅへ実線矢印の如く直列に接続
し、またブートループ１１のレプリケートゲート１４の
コンダクタパターンＩＢ同士を端子Ｂｌ■よ、シ端子Ｂ
ｍ□へ点線矢印の如く直列に接続した仁とである。
同一部分は同一符号を付して示し良。従ってａｍ、ａｋ
はバブル発生器、６はバブル発生器に接続され九書込用
メジャーライン、６−１〜６−勤は情報格納用マイナー
ループ、γは読み出し用メジャーライン、８は読み出し
用メレヤーラインに縁続され九ディテクタ、・−１〜［
１はスワップゲート、１０−１〜１Ｇ−碑はレプリケー
トゲート、１１はブー、ドループ、ム及びｌは同一構成
の奇数及び偶数ブロックである。また１２はブートルー
プ１１と書き込みツイン５とをつなぐスワップゲート、
１３はそのコンダクタパターン、１４はプートルー
プ！１と読み出しラインγとをつなぐレプリヶー）ゲ−
）、ＩＩＳはそのコンダクタパターンである。本発明は
仁の奇数−偶数ブロックＡ、Ｂのプートループ１１０ス
ワツプゲート１２の＝ンダクタバター／１３同士を端子
ＢＩＷｅより端子Ｂｓｖｅへ実線矢印の如く直列に接続
し、またブートループ１１のレプリケートゲート１４の
コンダクタパターンＩＢ同士を端子Ｂｌ■よ、シ端子Ｂ
ｍ□へ点線矢印の如く直列に接続した仁とである。
このように構成された本実施例の動作を次に説明する。
書込み動作・・・バブル発生器４ｇ、４６（図において
ムブ關ツクは４＆、Ｂブロックは４６を用いている）で
連続に発生したループ不＾情報のバブル線それぞれ書き
込み用メジャーツイン６を通りてプートループのスワッ
プゲート１２０所に来る。この場合、バブル発生器ａｍ
、ａｋでＯ情報発生はム、Ｂブロックで１ビツトずれて
発生されるが、バブル発生器４ｍ又は４＆からスワップ
ゲー）１２１での書き込みラインの長さを１ビッシ違わ
しであるため情報はＡ、ＩＩプロッタのスワップゲート
へ社同時に到達する。ζζでスワップゲー）１［）コン
ダクタパターン１３に、つ壕）端子Ｂ１６９よりＢ１０
に電流を流すと０１１地の情報は偶数ブロック１のプー
トループＩＩＫ％１番地の情報は奇数ブロックムのブー
トループ１１にそれぞれ入る。
ムブ關ツクは４＆、Ｂブロックは４６を用いている）で
連続に発生したループ不＾情報のバブル線それぞれ書き
込み用メジャーツイン６を通りてプートループのスワッ
プゲート１２０所に来る。この場合、バブル発生器ａｍ
、ａｋでＯ情報発生はム、Ｂブロックで１ビツトずれて
発生されるが、バブル発生器４ｍ又は４＆からスワップ
ゲー）１２１での書き込みラインの長さを１ビッシ違わ
しであるため情報はＡ、ＩＩプロッタのスワップゲート
へ社同時に到達する。ζζでスワップゲー）１［）コン
ダクタパターン１３に、つ壕）端子Ｂ１６９よりＢ１０
に電流を流すと０１１地の情報は偶数ブロック１のプー
トループＩＩＫ％１番地の情報は奇数ブロックムのブー
トループ１１にそれぞれ入る。
次のバブルはダミーであり、その次の情報が２番地、３
番地の情報でそれぞれ偶数ブロックＢ、奇数ブロックム
に入る。
番地の情報でそれぞれ偶数ブロックＢ、奇数ブロックム
に入る。
読み出し動作・・・ブートループ１１のレプリケータ１
４のコンダクタパターンＩＢＫ、つ壕り端子Ｂ凰Φよシ
Ｂ鳳ｅに回転磁界の３周期に一回電流を流すとＯ番地、
ＩＩ地の情報がそれぞれ偶数ブロック１、奇数ブーツク
ムＯブーＦループよシブ ・イテクタ８に転送され竺出
される。ヒの場合、レプリケータ１４からディテクタｓ
ｔでの読み出しラインγの長さをム、１Ｂブロックで１
ビット違わせであるためディテクタ３よシ出力されるデ
ータはム、Ｂブロックよシ回転磁界の１周期毎に連続し
て出力される。
４のコンダクタパターンＩＢＫ、つ壕り端子Ｂ凰Φよシ
Ｂ鳳ｅに回転磁界の３周期に一回電流を流すとＯ番地、
ＩＩ地の情報がそれぞれ偶数ブロック１、奇数ブーツク
ムＯブーＦループよシブ ・イテクタ８に転送され竺出
される。ヒの場合、レプリケータ１４からディテクタｓ
ｔでの読み出しラインγの長さをム、１Ｂブロックで１
ビット違わせであるためディテクタ３よシ出力されるデ
ータはム、Ｂブロックよシ回転磁界の１周期毎に連続し
て出力される。
以上、説明した如く本発明は、奇数プーツクム及び偶数
ブロックＩＫあるブートループを一般データ領域のマイ
ナーループと同じ奇数・偶数方式で書き込み・読み出し
を行なうことができるようにしたことＫより、アクセス
タイムが従来の２倍と早くなシ、またデータ領域と同じ
方式のため書き込み・読み出し回路がブートループの読
み出し・書き込みＫも使用できるようになり周辺回路の
簡単化が可能となる。
ブロックＩＫあるブートループを一般データ領域のマイ
ナーループと同じ奇数・偶数方式で書き込み・読み出し
を行なうことができるようにしたことＫより、アクセス
タイムが従来の２倍と早くなシ、またデータ領域と同じ
方式のため書き込み・読み出し回路がブートループの読
み出し・書き込みＫも使用できるようになり周辺回路の
簡単化が可能となる。
第１図は磁気バブルメモリ装置の１例の斜視図、第２図
は従来の磁気バブルメモリ素子の１例の素子構成を説明
する説明図、第３図は本発明Ｋかかる磁°気パプルメ篭
り素子の素子構成を説明する説明図である。 ム・・・奇数ブロック、 ｌ・・・偶数ブロック４ｇ、
４ｋ ・・・バフル発生器、ト・・書き込み用メジャー
ライン、６−１〜６−１・・・マイナーループ、１・・
・読み出し用メジャーライン、８−・・ディテクタ、９
−１〜９−亀、１２・・・スワップゲート、１０−１〜
１０−ｍ ｔ ｉ ４・・・レプリケートゲート、１１
・・・ブートループ、１３ 、１５−・・コンダクタパ
ターン。 特許出願人 富士通株式金線 特許出願代理人 弁理士 青 木 朗 弁理士 両値 和え 弁理士 内田幸男 弁理士 山口昭之
は従来の磁気バブルメモリ素子の１例の素子構成を説明
する説明図、第３図は本発明Ｋかかる磁°気パプルメ篭
り素子の素子構成を説明する説明図である。 ム・・・奇数ブロック、 ｌ・・・偶数ブロック４ｇ、
４ｋ ・・・バフル発生器、ト・・書き込み用メジャー
ライン、６−１〜６−１・・・マイナーループ、１・・
・読み出し用メジャーライン、８−・・ディテクタ、９
−１〜９−亀、１２・・・スワップゲート、１０−１〜
１０−ｍ ｔ ｉ ４・・・レプリケートゲート、１１
・・・ブートループ、１３ 、１５−・・コンダクタパ
ターン。 特許出願人 富士通株式金線 特許出願代理人 弁理士 青 木 朗 弁理士 両値 和え 弁理士 内田幸男 弁理士 山口昭之
Claims (1)
- １、 メジャーマイナ一方式のム、ＩＩ鵞個のブロック
を１組として構成し、ム、Ｂプａツクを奇数・偶数方式
で交互に書き込み又は読出しを行なうようｋした磁気パ
プルメ篭り素子において、不良マイナールーズの情報を
記憶させておくプートループをム及びＢブロックにそれ
ぞれ設け、それぞれのプートループの書き込み用スワッ
プゲートのコンダクタ同士を直列に接続すると共に、読
み出し用のレプリケートゲートのコンダクタ同士も直列
に接続して、奇数・偶数方式でプートループへの書き込
み、読み出しを行なうことができるようにしたことを特
徴とすゐ磁気パプルメ篭り素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174440A JPS592994B2 (ja) | 1981-11-02 | 1981-11-02 | 磁気バブルメモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174440A JPS592994B2 (ja) | 1981-11-02 | 1981-11-02 | 磁気バブルメモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5877089A true JPS5877089A (ja) | 1983-05-10 |
| JPS592994B2 JPS592994B2 (ja) | 1984-01-21 |
Family
ID=15978553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174440A Expired JPS592994B2 (ja) | 1981-11-02 | 1981-11-02 | 磁気バブルメモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592994B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125984A (ja) * | 1984-07-16 | 1986-02-05 | Matsushita Electric Ind Co Ltd | 密閉形回転式圧縮機の冷媒注入管固定装置 |
| JPS61261693A (ja) * | 1985-05-16 | 1986-11-19 | Mitsubishi Electric Corp | スクロ−ル圧縮機 |
-
1981
- 1981-11-02 JP JP56174440A patent/JPS592994B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592994B2 (ja) | 1984-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4007453A (en) | Magnetic bubble memory organization | |
| US4159412A (en) | Magnetic bubble memory chip synchronization and redundancy | |
| US4090251A (en) | Bubble memory redundancy storage | |
| US3703712A (en) | Mass memory organization | |
| US3793639A (en) | Device for the magnetic storage of data | |
| JPS5877089A (ja) | 磁気バブルメモリ素子 | |
| US3760387A (en) | Magnetic bubble domain system using multiple magnetic sheets | |
| US3997877A (en) | Timing control means for a magnetic domain memory | |
| KR20040108684A (ko) | 데이터 저장장치 | |
| US4458334A (en) | Redundancy map storage for bubble memories | |
| US3427603A (en) | Magnetic thin film shift register | |
| EP0030149B1 (en) | Bubble memory with minor-major loop configurations | |
| JPS5858753B2 (ja) | メジヤ／マイナ・ル−プ・バブル・メモリ・システム | |
| JPS6244354B2 (ja) | ||
| US4156937A (en) | Noncirculating register for bubble memory systems | |
| JPS599109B2 (ja) | 磁気バルブ記憶装置 | |
| JPS6059433A (ja) | バツフア制御回路 | |
| JPS5927030B2 (ja) | 磁気バブル装置 | |
| Tsuboya et al. | 2 Mbit magnetic bubble memory | |
| US4246648A (en) | Phase controlled replicate/swap gate for bubble memories | |
| Copeland et al. | Circuit and module design for conductor-groove bubble memories | |
| JPS63873B2 (ja) | ||
| JPS635836B2 (ja) | ||
| US4085452A (en) | Magnetic domain memory employing all-bubble logic elements | |
| JPS6348691A (ja) | 磁気バブルメモリ素子 |