JPS5876924A - Data transfer device - Google Patents
Data transfer deviceInfo
- Publication number
- JPS5876924A JPS5876924A JP56172940A JP17294081A JPS5876924A JP S5876924 A JPS5876924 A JP S5876924A JP 56172940 A JP56172940 A JP 56172940A JP 17294081 A JP17294081 A JP 17294081A JP S5876924 A JPS5876924 A JP S5876924A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data transfer
- fault
- connection
- connecting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 7
- 230000010365 information processing Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は情報処理装置に於けるデータ転送装置に関する
もので、特にデータ転送装置で発生した障害の処理機能
を持つデータ転送装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer device in an information processing device, and more particularly to a data transfer device having a function of handling failures occurring in the data transfer device.
チャネル装置と、チャネル接続装置と、チャネル共通制
御部を持つチャネル制御装置とから成るデータ転送装置
を備えた従来の情報処理装置においては、詳細について
はあとから説明するが、障害の発生を検知し且処理する
械能はチャネル制御装置にのみ持たせてあった。このた
め障害がチャネル共通制御部で起っても又個々のチャネ
ル接続装置のいずれか１台で起っても、データ転送装置
全体が動作不能となってしまう欠点があった。In a conventional information processing device equipped with a data transfer device consisting of a channel device, a channel connection device, and a channel control device having a channel common control section, it is possible to detect the occurrence of a failure, as will be explained in detail later. In addition, only the channel control device had the processing capability. Therefore, even if a failure occurs in the channel common control section or in any one of the individual channel connection devices, the entire data transfer device becomes inoperable.
したがって本発明の目的は、チャネル装置とチャネル接
続装置とチャネル制御装置とから成るデータ転送装置に
おいて１個々のチャネル接続装置で障害が発生した場合
にも、またチャネル共通制置を提供することにある。Therefore, an object of the present invention is to provide a common channel arrangement even when a failure occurs in one individual channel connection device in a data transfer device consisting of a channel device, a channel connection device, and a channel control device. .
本発明によるデータ転送装置は、複数台のチャネル装置
と、該複数台のチャネル装置を複数台ずつ制御する複数
台のチャネル接続装置と、該チャネル接続装置を複数台
接続して前記チャネル装置を制御するチャネル制御装置
とから成るデータ転送装置において、前記チャネル接続
装置は自装置内で発生した障害を検出し、前記チャネル
制御装置に対して割込み要求を発生する手段とを有し。A data transfer device according to the present invention includes a plurality of channel devices, a plurality of channel connection devices that control each of the plurality of channel devices, and a plurality of channel connection devices that are connected to each other to control the channel devices. In the data transfer device comprising a channel control device, the channel connection device has means for detecting a failure occurring within the device itself and generating an interrupt request to the channel control device.
前記チャネル制、御装置が該割込み要求により前記チャ
ネル接続装置との接続を絶つ手段を有するようにしであ
る。The channel control device has means for severing the connection with the channel connection device in response to the interrupt request.
以下図面を参照して詳細に説明する。A detailed explanation will be given below with reference to the drawings.
第１図は従来のデータ転送装置を持った情報処理装置の
構成をあられしたブロック図である。第１図において、
１はデータ転送装置、２は主記憶制御装置、３は中央処
理装置、４は主記憶装置をあられす０データ転送装置１
において、チャネル制御装置１０のチャネル共通制御部
１１で障害が発生すると、この障害は障害検出回路１２
で検出され、チャネル制御装置障害として障害処理回路
１３に報告され、該チャネル制御装置１０をぎむデータ
転送装置全体が動作不能となってしまう欠点があり、ま
た、チャネル接続装置３１〜３４のいずれか１台が故障
した場合にも該障害は前記障引起し、チャネル共通制御
部１１が正常であってもデータ転送装置全体が動作不能
となってしまう欠点があった。なお５１１〜５４３はチ
ャネル装置。FIG. 1 is a block diagram showing the configuration of an information processing device having a conventional data transfer device. In Figure 1,
1 is a data transfer device, 2 is a main memory control device, 3 is a central processing unit, 4 is a main memory device, 0 data transfer device 1
When a fault occurs in the channel common control unit 11 of the channel control device 10, this fault is detected by the fault detection circuit 12.
, and is reported to the fault processing circuit 13 as a fault in the channel control device, and the entire data transfer device that includes the channel control device 10 becomes inoperable. Even if one unit fails, the failure causes the above-mentioned failure, and even if the channel common control unit 11 is normal, there is a drawback that the entire data transfer apparatus becomes inoperable. Note that 511 to 543 are channel devices.
７１１〜７４３は入出力装置をあられし、複数個ずつチ
ャネル接続装置３１などに接続されている。Reference numerals 711 to 743 denote input/output devices, each of which is connected to the channel connection device 31 or the like.
第２図は本発明に従って構成されたデータ転送装置を持
った情報処理装置を示す図である。第２図におりて、デ
ータ転送装置１は接続線７を介して主記憶制御装置２に
接続されている。主記憶制御装置２はデータ転送装置ｌ
と中央処理装置３からの主記憶装置４に対する書込みま
たは読出しの要求をとりまとめている。FIG. 2 is a diagram showing an information processing device having a data transfer device configured according to the present invention. In FIG. 2, data transfer device 1 is connected to main memory control device 2 via connection line 7. As shown in FIG. The main memory control device 2 is a data transfer device l
It compiles requests for writing or reading from the central processing unit 3 to the main storage device 4.
データ転送装置１内のチャネル制御装置１０には４台の
チャネル接続装置３１〜３４が接続されておシ、その各
々には接続線４１１〜４１３゜４２１〜４２３，４３１
〜４３３および４４１〜４４３を介して各３台のチャネ
ル装置５１１〜５１３゜５２１〜５２３，５３１〜５３
３および５４１〜５４３がそれぞれ接続されている。Four channel connection devices 31 to 34 are connected to the channel control device 10 in the data transfer device 1, and each of them has connection lines 411 to 413, 421 to 423, and 431.
~433 and 441~443 through each three channel devices 511~513° 521~523, 531~53
3 and 541 to 543 are connected, respectively.
また、チャネル制御装置１０内にあるチャネル共通制御
部１１に含まれるチャネル接続装置接続レジスタ１１０
は、４台のチャネル接続装置の６各に１ビツトが対応し
た４ビツトを持ち１本ビットの値が論理″′１”の場合
にはこのビットに対応するチャネル制御装置が存在し、
かつ論理的にチャネル制御装置ｌＯに接続されているこ
とを示す。また本ビットの値が論理″′０”の場合には
、対応するチャネル接続装置が実装されていないかまた
はチャネル制御装置１０と論理的に接続を絶たれている
ことを示している。Also, a channel connection device connection register 110 included in the channel common control unit 11 in the channel control device 10
has 4 bits, 1 bit corresponding to each of the 6 channel connection devices, and if the value of one bit is logic ``1'', there is a channel control device corresponding to this bit,
and is logically connected to the channel control device IO. Further, when the value of this bit is logic ``0'', it indicates that the corresponding channel connection device is not installed or is logically disconnected from the channel control device 10.
チャネル共通制御部１１は中央処理装置３から出される
入出力命令を実行する場合に、前記チャネル接続装置接
続レジスタ１１０を参照してその値が論理１１＃である
チャネル接続装置に対してのみ入出力動作を実行し、ま
たチャネル接続装置接続レジスタ１１０の値が論理＠０
”であ、るチャネル接続装置からの割込み要求をマスク
している。When executing an input/output command issued from the central processing unit 3, the channel common control unit 11 refers to the channel connection device connection register 110 and performs input/output only to the channel connection device whose value is logic 11#. The operation is executed and the value of the channel connection device connection register 110 is logic @0.
”, which masks interrupt requests from a certain channel connection device.
チャネル接続装置３１について見ると、チャネル接続装
置３１は自装置に接続されたチャネル装置５１１〜５１
３とチャネル制御装置ｌＯとの間にあって、チャネル制
御装置１ｏがらチャネル装置５１１〜５１３に対しての
起動、データの転送または終結などを指示する制御信号
を中継し、チャネル制御装置１０とチャネル装置５１１
〜５１３との間のデータ転送に際してチャネル装置を選
択する。また、チャネル装置５１１〜５１３がらチャネ
ル制御装置１０に対する割込み要求時には。Looking at the channel connection device 31, the channel connection device 31 connects channel devices 511 to 51 connected to itself.
3 and the channel control device IO, the channel control device 1o relays control signals instructing the channel devices 511 to 513 to activate, transfer data, or terminate, etc., and connects the channel control device 10 and the channel device 511.
A channel device is selected for data transfer between 513 and 513. Also, when the channel devices 511 to 513 request an interrupt to the channel control device 10.
割込み制御回路３１２がその優先順位を調べて最も優先
順位の高い割込要求のみをチャネル制御装置１０へ送出
する。The interrupt control circuit 312 examines the priorities and sends only the interrupt request with the highest priority to the channel control device 10.
障害検出回路３１０はチャネル接続装置３１内で発生す
る障害を監視するもので、チャネル接続装置３１内で障
害が発生した場合には障害検出回路３１０がそれを検出
し、接続線３１１を通して割込み制御回路３１２へ報告
される。The failure detection circuit 310 monitors failures that occur within the channel connection device 31. If a failure occurs within the channel connection device 31, the failure detection circuit 310 detects it and sends it to the interrupt control circuit through the connection line 311. Reported to 312.
割込み制御回路はチャネル装置５１１〜５１３からの割
込み要求の優先順位を調べてチャネル制御装置ｌＯへ送
出するほか、前記障害検出回路からの報告があった場合
には、チャネル接続装置異常割込みをチャネル制御装置
１０に対し接続１ｉ１２１を通して送出する。以上の説
明において、チャネル接続装置３１のみをとり出して述
べたが、他のチャネル接続装置３２〜３４についても動
作は全く同じである。The interrupt control circuit examines the priority order of interrupt requests from the channel devices 511 to 513 and sends them to the channel control device IO, and in addition, when there is a report from the fault detection circuit, the interrupt control circuit controls the channel connection device abnormal interrupt. It is sent to device 10 through connection 1i 121. In the above description, only the channel connection device 31 has been taken out, but the operations of the other channel connection devices 32 to 34 are exactly the same.
いま中央処理、装置３で入出力命令が読み出されると、
中央処理装置３は主記憶制御装置２を介して主記憶装置
４内の適当な所にチャネルコマンド語（ＣＣ％Ｖ）を格
納し、また定められた場所にはＣＣＷを格納した場所を
示すチャネルアドレス語（ＣＡＷ）と入出力命令で指定
するチャネル接続装置番号。Now, when the input/output command is read by the central processing device 3,
The central processing unit 3 stores a channel command word (CC%V) in an appropriate location in the main memory 4 via the main memory controller 2, and also stores a channel command word (CC%V) in a predetermined location indicating the location where the CCW is stored. Channel connection device number specified by address word (CAW) and input/output command.
チャネル番号および入出力装置番号を示すデバイスアド
レス語（ＤＡＷ）とを格納する。A channel number and a device address word (DAW) indicating an input/output device number are stored.
次に中央処理装置３はチャネル制御装置ｌＯに対して入
出力動作の実行を指示する。中央−処理装置３から起動
の指示を受けたチャネル制御装置ｌＯは主記憶装置２を
介して主記憶装置４からＤＡＷを読み出し、指定された
チャネル接続装置が存在しかつチャネル制御装置ｌＯと
論理的に接続されているか否かをチャネル接続装置接続
レジスタ１１０を参照することによって調べる。便宜上
、ここでャネル装置５２３および入出力装置７２３が指
定されているものとする。Next, the central processing unit 3 instructs the channel control unit 1O to execute an input/output operation. The channel control device IO receives the activation instruction from the central processing unit 3, reads the DAW from the main storage device 4 via the main storage device 2, and confirms that the specified channel connection device exists and is logically connected to the channel control device IO. It is checked by referring to the channel connection device connection register 110 whether or not the channel connection device connection register 110 is connected to the channel connection device connection register 110. For convenience, it is assumed here that the channel device 523 and the input/output device 723 are specified.
そしてこのときチャネル接続装置接続レジスタ１１０の
チャネル接続装置３２に対応するビットが論理６０ｎの
場合には、チャネル制御装置１０ｔｆ６のチャネル共通
制御部１１は入出力動作を指示した中央処理装置３に対
して指定されたチャネル接続装置３２が使用できないこ
とを報告する。チャネル接続装置接続レジスタ１１０の
チャネル接続装置３２に対応するビットが論理″′ｌ”
の場合には、チャネル共通制御部１１は指定されたチャ
ネル接続装置３２．チャネル装置５２３および入出力装
置７２３に対して起動を指示する。At this time, if the bit corresponding to the channel connection device 32 in the channel connection device connection register 110 is logic 60n, the channel common control unit 11 of the channel control device 10tf6 sends the input/output operation to the central processing unit 3. Reports that the specified channel connection device 32 is unavailable. The bit corresponding to the channel connection device 32 of the channel connection device connection register 110 is logic ``'l''.
In this case, the channel common control unit 11 connects the specified channel connection device 32. The channel device 523 and the input/output device 723 are instructed to start up.
また、チャネル共通制御部１１は主記憶制御装置２を介
して主記憶装置４からＣＡＷを読み出し。Further, the channel common control unit 11 reads the CAW from the main memory device 4 via the main memory control device 2 .
それに示された場所からＣＣ％Ｖを読み出す。ＣＣＷに
は入出力動作の種別を規定するコマンド、データ転送を
開始する主記憶装置４内の番地情報、転送すべきデータ
の長さを示す情報、耘よび入出力動作のバリエーション
を示すフラグが含まれている。Read CC%V from the location indicated therein. The CCW includes a command specifying the type of input/output operation, address information in the main memory 4 at which data transfer is started, information indicating the length of data to be transferred, and flags indicating variations in input/output operation. It is.
たとえばコマンドがリード命令ならば、データは入出力
装置７２３からチャネル装置５２３を通り。For example, if the command is a read instruction, data passes from the input/output device 723 to the channel device 523.
チャネル接続装置３２．チャネル制御装置１０および主
記憶制御装置２を経て主記憶装置４のＣＣ％Ｖで指定さ
れた番地へ格絡される。またライト命令であればデータ
は主記憶装置４のＣＣＷで指定された番地から読み出さ
れ、リード命令の場合と全く反対に送られ、入出力装置
７２３へ出力される。Channel connection device 32. The signal is routed through the channel control device 10 and the main memory control device 2 to the address specified by CC%V in the main memory device 4. Further, in the case of a write command, the data is read from the address specified by the CCW of the main storage device 4, and is sent to the input/output device 723 in the complete opposite manner to the case of a read command.
こうしてデータの転送はα■で指定されたデータ長の転
送が終了するまで続けられる。In this way, the data transfer continues until the transfer of the data length specified by α■ is completed.
データの転送が終了すると、チャネル装置５２３はチャ
ネル接続装置３２を通してチャネル制御装置ｌＯに対し
入出力動作の終−了を示す割込み要求を発生し、チャネ
ル制御装置１０は中央処理装置３に対してこの入出力終
了割込みを中継送出する。When the data transfer is completed, the channel device 523 issues an interrupt request to the channel control device IO through the channel connection device 32 to indicate the end of the input/output operation, and the channel control device 10 issues this interrupt request to the central processing unit 3. Relays the input/output end interrupt.
入出力動作はこの入出力終了割込みが中央処理装置３に
受付けられることによって終了する。この場合、チャネ
ル接続装置３２が動作中にチャネル接続装置３２で障害
が発生した場合には、この障害は障害検出回路３２０で
検出され１割込制御回路３２２を通してチャネル制御装
置１０に対してチャネル接続装置異常割込みを発生する
。The input/output operation ends when the input/output end interrupt is accepted by the central processing unit 3. In this case, if a failure occurs in the channel connection device 32 while the channel connection device 32 is in operation, this failure is detected by the failure detection circuit 320 and the channel connection is made to the channel control device 10 through the 1 interrupt control circuit 322. Generates a device error interrupt.
割込みを受付けたチャネル制御装置１０は、チャネル接
続装置接続レジスタ１１０のチャネル接続装置３２に対
応するビットを論理“０”にリセットすることによって
、前記チャネル制御装置ｌＯからチャネル接続装置３２
に対するアクセスを禁止し、またチャネル接続装置３２
とチャネル制御装置１０との間の接続線２２を無効にす
る。この結果、前記障害を発生したチャネル接続装置３
２はデータ転送装置１から切り離される。The channel control device 10 that has received the interrupt resets the bit corresponding to the channel connection device 32 in the channel connection device connection register 110 to logic “0”, thereby disconnecting the channel connection device 32 from the channel control device IO.
access to the channel connection device 32.
and the channel control device 10 are disabled. As a result, the faulty channel connection device 3
2 is disconnected from the data transfer device 1.
以上の実施例において、チャネル接続装置の数は４台、
各チャネル接続装置に接続されるチャネル装置の数は３
台、また各チャネル装置に接続される入出力装置の数は
１台としたが、これらの数は全く任意でもよい。In the above embodiment, the number of channel connection devices is four;
The number of channel devices connected to each channel connection device is 3.
Although the number of input/output devices connected to each channel device is one, the number may be completely arbitrary.
本発明によるデータ転送装置は２以上説明したように２
個々のチャネル接続装置で発生した。データ転送装置全
体から見れば局所的な障害の場合には９局所的な障害を
発生した個々のチャネル接続装置とチャネル制御装置と
の接続を絶つことによシ、前記局所的な障害によってデ
ータ転送装置ができる。As described above, the data transfer device according to the present invention has two
Occurred on an individual channel connection device. In the case of a local failure from the perspective of the data transfer device as a whole, data transfer due to the local failure is possible by cutting off the connection between the channel connection device and the channel control device that have caused the local failure. The device is ready.
第１図は従来のデータ転送装置を持った情報処理装置の
構成の一例をあられした図、第２図は本発明に従って構
成したデータ転送装置を持った情報処理装置の構成の一
例をあられした図である。
記号の説明：１はデータ転送装置、２は主記憶制御装置
、３は中央処理装置、４は主記憶装置。
ｌＯはチャネル制御装置、１１はチャネル共通制御部、
１２は障害検出回路、１３は障害処理回路。
３１〜３４はチャネル接続装置、１１Ｏはチャネル接続
装置接続レジスタ、３１０，３２０，３３０゜３４０は
障害検出回路、３１２，３２２，３３２，３４２は割込
み制御回路、５１１〜５１３，５２１〜５２３゜５３１
〜５３３，５４１〜５４３はチャネル装置。
７１１〜７１３．．７２１〜７２３．７３１〜７３３゜
７４１〜７４３は入出力装置をそれぞれあられしている
。FIG. 1 is a diagram illustrating an example of the configuration of an information processing device having a conventional data transfer device, and FIG. 2 is a diagram illustrating an example of the configuration of an information processing device having a data transfer device constructed according to the present invention. It is. Explanation of symbols: 1 is a data transfer device, 2 is a main storage control device, 3 is a central processing unit, and 4 is a main storage device. IO is a channel control device, 11 is a channel common control unit,
12 is a fault detection circuit, and 13 is a fault processing circuit. 31 to 34 are channel connection devices, 11O is a channel connection device connection register, 310, 320, 330° 340 is a failure detection circuit, 312, 322, 332, 342 is an interrupt control circuit, 511 to 513, 521 to 523° 531
~533, 541~543 are channel devices. 711-713. ．． 721-723, 731-733, and 741-743 represent input/output devices, respectively.
Claims (1)
数台ずつ接続する複数台のチャネル接続装置と、該複数
台のチャネル接続装置を接続して前記チャネル装置を制
御するチャネル制御装置とから成るデータ転送装置にお
いて、前記チャネル接続装置が自装置内で発生した障害
を検出し、前記チャネル制御装置に対して割込み要求を
発生する手段を有し、前記チャネル制御装置が該割込み
要求によシ前記チャネル接続装置との接続を絶つ手段を
有することを特徴とするデータ装置０1. Consisting of a plurality of channel devices, a plurality of channel connection devices that connect a plurality of channel devices each, and a channel control device that connects the plurality of channel connection devices and controls the channel devices. In the data transfer device, the channel connection device has means for detecting a failure occurring within the device itself and generating an interrupt request to the channel control device, and the channel control device responds to the interrupt request. Data device 0 characterized by having means for disconnecting from a channel connection device
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172940A JPS5876924A (en) | 1981-10-30 | 1981-10-30 | Data transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172940A JPS5876924A (en) | 1981-10-30 | 1981-10-30 | Data transfer device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5876924A true JPS5876924A (en) | 1983-05-10 |
Family
ID=15951163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56172940A Pending JPS5876924A (en) | 1981-10-30 | 1981-10-30 | Data transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5876924A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170850A (en) * | 1985-01-24 | 1986-08-01 | Nec Corp | Data transfer device |
| JPH0756825A (en) * | 1993-08-13 | 1995-03-03 | Nec Corp | Input/output channel fault recovering device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164339A (en) * | 1974-12-02 | 1976-06-03 | Fujitsu Ltd | |
| JPS5461431A (en) * | 1977-10-25 | 1979-05-17 | Fujitsu Ltd | System diagnosis processing system |
| JPS5487029A (en) * | 1977-12-22 | 1979-07-11 | Fujitsu Ltd | Information transfer system |
-
1981
- 1981-10-30 JP JP56172940A patent/JPS5876924A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164339A (en) * | 1974-12-02 | 1976-06-03 | Fujitsu Ltd | |
| JPS5461431A (en) * | 1977-10-25 | 1979-05-17 | Fujitsu Ltd | System diagnosis processing system |
| JPS5487029A (en) * | 1977-12-22 | 1979-07-11 | Fujitsu Ltd | Information transfer system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170850A (en) * | 1985-01-24 | 1986-08-01 | Nec Corp | Data transfer device |
| JPH0514932B2 (en) * | 1985-01-24 | 1993-02-26 | Nippon Electric Co | |
| JPH0756825A (en) * | 1993-08-13 | 1995-03-03 | Nec Corp | Input/output channel fault recovering device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106056A (en) | Failsafe type data processing system | |
| US7117397B1 (en) | Apparatus and method for preventing an erroneous operation at the time of detection of a system failure | |
| JPS5876924A (en) | Data transfer device | |
| JPH06259343A (en) | Multiple bus control method and system using the same | |
| JP2743756B2 (en) | Semiconductor disk device | |
| JPS592152A (en) | Resetting system in case of fault | |
| JP3298989B2 (en) | Failure detection / automatic embedded device | |
| JP2778691B2 (en) | Bus monitoring circuit | |
| JPS6095663A (en) | Automatic switching device of dual type magnetic disk device | |
| JP2946541B2 (en) | Redundant control system | |
| KR100301769B1 (en) | Memory device of supervisory control system | |
| JP3691316B2 (en) | Apparatus and method for determining operation mode when abnormality is detected | |
| JPH0751609Y2 (en) | Failure information storage circuit of programmable controller | |
| JPS6232739A (en) | Switching control system | |
| JPS60140438A (en) | System switching control system of information processing system | |
| JP3647700B2 (en) | Notification device and method for notifying device disconnection | |
| JP2815730B2 (en) | Adapters and computer systems | |
| JPH0157376B2 (en) | ||
| JP3169488B2 (en) | Communication control device | |
| JPH0814794B2 (en) | Interrupt handling method | |
| JPH0514323A (en) | Line controller | |
| JPH07250121A (en) | Communication channel selection control unit | |
| JPS588368A (en) | Multiprocessor system | |
| JPH08314843A (en) | Computer system | |
| JPH05342076A (en) | Dual writing filing device |