JPS5872336A

JPS5872336A - サ−ジ電圧制限回路

Info

Publication number: JPS5872336A
Application number: JP17118681A
Authority: JP
Inventors: 長山忠洋; 伴野明
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1981-10-26
Filing date: 1981-10-26
Publication date: 1983-04-30
Also published as: JPH0222608B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、雷サージなどの過電圧から装置を防護するだ
めのサージ電圧制限回路に関するものであるＯ従来、雷サージ防護素子としては放電形避雷器が使用さ
れてきた。しかし、放電形避雷器は放電電圧にばらつ酋
があることから、これに伴って線間に高電圧の横サージ
が発生することがあり、電子化された装置では、横サー
ジによって破壊、誤動作が問題になる。このため横サー
ジを吸収すべく、本発明者らは、先に、ダイオードブリ
ッジと電圧制限素子とサイリスタを主たる構成要素とす
る防護回路を発明した（％願昭５５−０８６４９９号）
。

第１図は、前記発明の一実施例である。図において、ｌ
−１〜１−４は線路２−１．２−２は放電形避雷器、３
−１．３−２はダイオードブリッジ、４はバリスタなど
の電圧制限素子、５はサイリスタ、６゜７．８はコンデ
ンサ、９は定電圧ダイオード、１０は抵抗、１１は通信
装置、１２は電圧制限回路である。動作原理を簡単に説
明する。任意の線間に発生した横サージは３−１．３−
２で極性が一定化され、電圧制限回路１２に印加される
。電圧制限回路１２は、横サージが印加されると、まず
、コン・デンサ６がサージ波形の立上シをわずかに鈍ら
せ、電圧制限素子４の動作電圧まで上昇する。ここで、
コンデンサ６は信号には影響のない静電容量の小さなも
のである。電圧制限素子４が動作すると大きな静電容量
のコンデンサ７によって波形の立上りは大きく鈍り、電
圧制限素子４の動作電圧と定電圧ダイオード９の動作電
圧の和の電圧まで上昇する。ここで、定電圧ダイオード
９が動作するとコンデンサ８に電流が流れ、この電流が
サイリスタ５のゲートトリガ電流よシ大きい場合にサイ
リスタ５は点弧し、サージ電圧は電圧制限素子４の動作
電圧にまで低下する。第２図にサージ吸収波形例を示す
。図において、１３は印加サージ波形、１４はサージ吸
収波形、ＶＶＲは電圧制限素子４の動作電圧、ｖ２Ｄは
、定電圧ダイオード９の動作電１圧である。

この回路では、コンデンサ７は波形の立上りを鈍らせる
だめに静電容量が大きなものを用いるので、波形の立上
りが早く高電圧のサージの場合、定電圧ダイオード９が
動作するまでに電圧制限素子４に流れる電流は数１０Ａ
と大きくなることがある。一方、バリスタ、定電圧ダイ
オードなどの電圧制限素子は動作領域で微分抵抗をもつ
ので、コンデンサ７に流れる電流によって電圧制限素子
４の動作電圧は増大することになる。第３図は、代表的
なバリスタの動作抵抗を示すものである。

電圧制限素子４の動作電圧が増大すると、定電圧ダイオ
ード９が動作するときの電圧制限回路１２の電圧も増大
することになる。第４図破線は、印加サージ電圧に対す
る電圧制限回路１２の最大制限電圧特性を示すものであ
る。印加サージ電圧が増加すると、すなわち、サージの
立上りが速くなるとコンデンサ７に流れる電流は増大す
るので、これに伴い最大制限電圧も上昇する様子がわか
る。

この原因は、波形の立上りを鈍らせるコンデンサ７の回
路と、定電圧ダイオード９とコンデンサ８から成るサイ
リスタのゲート回路が、共に電圧制限素子４に接続され
ているため、コンデンサ７に流れる電流によって、電圧
制限素子４の動作電圧が上昇すると、その上昇分だけ定
電圧ダイオード９の動作が遅れることにある。

本発明は、サージの立上シを鈍らせるコンデンサを直列
に含む回路とサイリ及夕のゲートにトリガ電流を供給す
る回路を別々に構成し、これらを並列に接続することに
よって、立上シ峻度抑制回路に流れる電流が変化しても
、サイリスタのゲート回路には、はぼ一定の電圧でゲー
トトリガ電流が供給され、低く安定した最大制限電圧特
性が得られるようにしたものである。

第５図は本発明の一実施例である。図において１５は電
圧制限素子、１６．１７はコンデンサ、１８は抵抗であ
る。この電圧制限回路の動作原理を説明する。サージが
印加されると、まず、コンデンサ１７が波形の立上りを
わずかに鈍らせる。次に、サージ電圧が電圧制限素子１
５の動作電圧ｖＺＤ’　にまで上昇すると静電容量の大
きなコンデンサ１６が波形の立上りを大きく鈍らせる。

次に、サージ電圧が電圧制限素子４の動作電圧ｖｖＲ１
と定電圧ダイオード９の動作電圧ｖ２Ｄの和の電圧以上
にまで上昇するとコンデンサ８に電流が流れ、この電流
がサイリスタのゲートトリガ電流より大きい場合、サイ
リスタ５は点弧し、サージ電圧は電圧制限素子４の動作
電圧ｖｖＲ□にまで低下する。この回路では、電圧制限
素子４・９、コンデンサ８から成るサイリスタゲート回
路は、電圧制限素子１５、コンデンサ１６．１７から成
る立上り峻度抑制回路から分離されているため、サイリ
スタのゲート回路の動作電圧は第１図の回路と異なり、
立上り峻度抑制回路に流れる電流にはよらない。また、
電圧制限素子４を流れる電流は、サイリスタのゲート回
路に流れる電流に等しい。サイリスタのゲートトリガ感
度は高々１００ｍＡであるが、１００ｍＡ程度では電圧
制限素子４の動作電圧は上昇せず、従ってサイリスタが
動作するときの電圧”ＶＲｌ（１００ｍＡ）　”ｖ２Ｄ
は、第１図ノｖＶＲＣ数１０Ａ）　＋ｖＺＤ　ヨ’）は
るカニ低く、最大制限電圧も低くなる。

第６図に、サージ吸収波形例を示す。また、印加サージ
電圧に対する最大制限電圧特性を第４図実線に示す。電
圧制限素子４．１５としてはそれ−ｔ”ｈバリスタ、定
電圧ダイオードなどが適用可能である。また、抵抗２５
はサイリスタ５が点弧する直前に８に充電された電荷を
サイリスタ５の点弧によって放電する際、サイリスタ５
に急激力電流が流れないように制限するものである。

第７図は、他の実施例を示すものである。図において２
０はダイオード２１または抵抗２２などのインピーダン
ス素子で構成されるコンデンサ充電電荷放電用素子であ
る。第５図の回路ではサージ侵入時にコンデンサ１６に
充電された電荷はサイリスタ５の点弧によって、電圧制
限素子１５，４、サイリス゛り５を介して放電される。

しかし、電圧制限素子４は動作電圧以下では電流を制限
するため、結局、コンデンサ１６の電荷は十分には放電
されず、コンデンサ１６には電圧制限素子４の動作電圧
に対応する電圧が残存することになる。この残存電荷は
抵抗１８を介して放電するが、抵抗１８は、　　゛回路
の絶縁性を悪くしないためには、ｌ−ＭΩ以上の高抵抗
を使用せざるを得す、放電の時定数は大きくなり、雷サ
ージが短い時間間隔で続いて侵入するような場合、コン
デンサ１６が十分に機能しない場合も有り得る。第７図
においてコンデンサ充電電荷放電用素子２０に抵抗体を
用いた場合には、コンデンサ１６の残存電荷は、抵抗２
２、サイリスタ５を介して放電される。また、この実施
例では電圧制限素子１５の動作電圧は電圧制限素子４の
動作電圧より低くするため、サイリスタ５のゲート回路
への電流は電圧制限素子４，９、コンデンサ８を介して
流れる他、電圧制限素子１５、電荷放電用素子２０、電
圧制限素子９、コンデンサ８を介しても流れるだめサイ
リスタ５が点弧するときのサージ電圧をより低くするこ
とができる。

次に、電荷放電用素子２０にダイオード２１を用いた実
施例について述べる。第５図の回路において、サージが
侵入しても、ゲート回路に流れる電流が不十分でサイリ
スタが点弧しなかった場合、コンデンサ８に充電された
電荷は放電されないことになる。電荷放電用素子２ｏに
ダイオードを用いる理由は、コンデンサ８に充電された
電荷を電荷放電用素子２０、抵抗１８を介して放電する
ためである。なお、電荷放電用素子２０に抵抗体を用い
ればダイオードは不用である。

第８図は他の実施例を示すものである。図において２３
は放電形避雷器で、サイリスタ５が点弧した後、電圧制
限素子４に印加される電圧をトリガとして放電するもの
である。放電形避雷器２３の放電によってサージ電圧は
さらに低くなる。サージが去った後は直流の電源電圧が
残るが、この電圧では放電形避雷器２３は復旧するもの
である。

第９図は本発明の他の実施例を示すもので、以上に説明
した実施例と相違する主な点は、電圧制限素子３２を図
のようにサイリスタ５のゲート端子と電圧制限素子４の
一方の端子に接続した点である。電圧制限素子４．１５
．３２のそれぞれの動作電圧ｖ４（＝ｖｖＲ）、ｖ１５
（ｖ二Ｖ２Ｄ）、ｖ３□は、大小関係がｖ１５〈ｖ４＜
ｖ３□となるよう設定する。この回路において、サージ
が侵入すると、小さな容量のコンデンサ１７が波形の立
上シをわずか産鈍らせる。次に電圧制限素子１５が動作
すると、大きな容量のコンデンサ１６が波形の立上りを
大きく鈍らせる。電圧がさらに上昇し、電圧制限素子１
５と９の直列回路が動作するとコンデンサ８に変位電流
が流れ、この電流がサイリスタ５のゲートトリガ電流を
越えた場合、サイリスタ５は点弧し。

回路の電圧は電圧制限素子４の動作電圧にまで低下する
。ここで、■１．〈ｖ４であるからサイリスタ５が点弧
したときの電流としては電圧制限素子１５を流れるもの
もあるが、この電圧制限素子１５として定電圧ダイオー
ドを用いた場合には、サージ耐量が小さいため、その定
電圧ダイオードが破壊する可能性もある。抵抗２６は、
これを防止するだめのものである。

すなわち、電流が流れると、抵抗２６には電圧降下が生
ずるため、定電圧ダイオード（１５）と抵抗２６の直列
回路の電圧降下は、速かに電圧制限素子４の動作電圧に
達する。電圧制限素子４が動作すると、定電圧ダイオー
ド（１５）に流れる電流は制限されるため破壊を防止で
きる。また、電圧制限素子１５には、サイリスタ５が点
弧した後、コンデ／す８，１６に蓄積されていた電荷を
放電させる機能もある。抵抗１８は、サイリスタ５が点
弧しなかったとき、コンデンサ８，１６の電荷を放電す
るためのもので、絶縁試験に影響がない高抵抗、電圧制
限素子３２は、コンデンサ８を直列に含むサイリスタゲ
ート回路が正常に動作しなかった場合、一定の電圧でサ
イリスタ５を点弧させるサイリスタ予備点弧回路を構成
する定電圧ダイオードなどの電圧制限素子である。

なお、電圧制限素子９はハウラ信号で、サイリスタ５に
ゲートトリガ電流が供給されない場合などは省略できる
ものである。

第１０図は本発明の他の実施例を示すもので、第７図の
回路におけるコンデンサ充電電荷放電用素子として、抵
抗３０とダイオード３１の直列回路を用いた点を特徴と
している。抵抗３０は、サイリスタ５が点弧したききコ
ンデンサ１６の電荷を放電するためのもの、ダイオード
３１はサージが侵入したとき、電圧制限素子４，９およ
びコンデンサ８から成るサイリスタ点弧回路に流れる電
流がコンデンサ１６に流れ込んで減少するのを阻止する
ためのものである。電圧制限素子３２は、第９個の実施
例で説明したようにサイリスタ点弧回路４゜９−８が何
らかの理由で動作しなかった時、サイリスタの点弧を支
援するためのものである。

第１１図は他の実施例を示すものである。この回路の特
徴は第１図とは異なり、電圧制限素子４とコンデンサ１
６の直列回路から成るサージの立上り峻度抑制回路とは
別に電圧制限素子（定電圧ダイオード）３４とコンデン
サ８かう成るサイリスク点弧回路を設ける点にある。こ
れにより、第１図のように電圧制限素子４の動作電圧の
上昇に伴って、サイリスタ５が動作するときのサージ電
圧が変動することはなく、電圧制限素子３４の動作電圧
できまるほぼ一定した電圧でサイリスタ５を点弧するこ
とができるものである。この回路の動作を説明する。電
圧制限素子３４の動作電圧は電圧制限素子４のそれより
高いものとする。まず。

サージが侵入し、電圧制限素子４の動作電圧ｖｖＲを越
えるとその電圧制限素子４は導通状態となりコンデンサ
１６と通信線などの等価サージインピーダンスとの作用
によって波形の立上りは大きく鈍る。電圧はさらに上昇
し、電圧制限素子３４の動作電圧に達するとコンデンサ
８には変位電流が流れ、抵抗３９の電圧降下がサイリス
タのゲートに加わり、ゲートに電流が流れる。この電流
がトリガ電流値を越えた場合、サイリスタは点弧しサー
ジ電圧は、電圧制限素子４の動作電圧にまで低下する。

第１２図社吸収波形例を示すものである。

なお、抵抗３９社サイリスタのゲート抵抗と呼ばれ、通
常、サイリスタ素子の中に組み込まれているので省略が
可能である。

次に、この回路の回路定数の一例を示す。電圧制限素子
４の動作電圧として電源電圧４８Ｖをわずかに越える電
圧に、電圧制限素子４の動作電圧として４００Ｈｚのハ
ウラ音約１４０ｖをわずかに越える電圧に、コンデンサ
１６として０，５μＦ程度、コンデンサ８として０．１
μＦ程度に設定するとこの回路は、１４０ｖ以下の信号
では動作せず、１４０■以上の呼出信号や２５０ｖの絶
縁試験電圧などにも影響することなく、約１４０ｖ以上
のサージに対してのみサイリスタ５は動作しサージの電
圧を制限する特性が得られる。実験の結果、最大制限電
圧は１６０ｖ程度であった。第１図の回路に比べ改善さ
れていることがわかる。

なお、抵抗３６は、サイリスタ５が点弧する際、コンデ
ンサ１６の電荷を放電するもの、抵抗３７は、コンデン
サ８の電荷を放電するもの、ダイオード６０は、電圧制
限素子３４が動作する前にコンデンサ８に変位電流を流
さないためのもの、抵抗１８は、サイリスタ５が動作し
なかった時、コンデンサ８．１６の電荷を放電させるた
めのもので、絶縁試験に影響しない１Ｍ９以上の抵抗値
のものである。

第１３図は更に他の実施例であり、第１２図の回路にコ
ンデンサ１７および電圧制限素子（定電圧ダイオード）
３２を図のように付加したものである。コンデンサ１７
は、第５図のものと同じく、電圧制限素子４が動作する
までの間、サージ電圧の立上りを鈍らせるためのもの、
電圧制限素子３２は、第９図のものと同じく、電圧制限
素子３４とコンデンサ８によるゲート回路が動作しなか
ったとき、サイリスタの点弧を支援するだめのもので、
約２５０ｖの絶縁試験電圧以上で動作するものであるＯ第１４図は他の実施例の回路を示すものである。

電圧側ｍ素子１５．４．３４ｏ動作を圧ｖ、５（＝Ｖ２
Ｄ′）。

ｖ４（＝ｖｖＲ２）、ｖ３４の大小関係は、■、５〈ｖ
４〈ｖ３４である◎この回路の動作を説明する。まず、
サージが侵入するとコンデンサ１７が立上りをわずかに
鈍らせる。次に、電圧制限素子１５が動作するとコンデ
ンサ１６が立上りを大きく鈍らせる。次に、電圧制限素
子３４が動作するとコンデンサ８に変位電流が流れサイ
リスタ５のゲートにはトリガ電流が流れサイリスタ５は
点弧し、サージ電圧は電圧制限素子４の動作電圧にまで
低下する。この回路のサージ吸収波形は第１５図に示さ
れている。

本発明は、サージの立上シを低い電圧で鈍らせることが
でき、また、印加サージ電圧が上昇しても最大制限電圧
を低く抑えることができるため、低い電圧でサージ電圧
を制限する必要があるＰＮＰＮスイッチを使用する通信
装置へ適用した場合、信頼性向上に効果がある。

【図面の簡単な説明】

第１図は従来のサージ防護回路、第２図は第１図のサー
ジ吸収波形、第３図はノクリスタの電圧・電流特性、第
４図は最大制限電圧特性、第５．７゜４ｓ　、　９　、　１０．１１．１．３’；ｍは本発明の
実施例である。第６図は第５図のサージ吸収波形、第１２図は第１１図
のサージ吸収波形、第１５図は第１４図のサージ吸収波
形である。１−１〜１−４・・・・・・・・・線路、　２−１．２
−２・・・・・・・・・放電形避雷器、　３−１．３−
２・・・・・・・・・ダイオードブリッジ、４・・・・
・・・・・電圧制限素子（バリスタ）、　５・・・・・
・・・・サイリスタ、　　６．７．８．１６１１７　・
・・・・・・・・コンアンサ、　９．１５．３２．３４
・・・・・・・・・電圧制限素子（定電圧ダイオード）
、　ｌＯ・・・・・・・・・抵抗、　１１・・・・・・
・・・通信装置、　１２・・・・・・・・・電圧制限回
路、　１３・・・・・・・・・印加サージ波形、　１４
．１９・・・・・・・・・サージ吸収波形、１Ｂ、　２
２．２５．３０．３３．３６．３７．３９・・・・・・
・・・抵抗、２０・・・・・・・・・コンデンサ充電電
荷放電用素子、２１、３１．３５．３８・・・・・・・
・・　ダイオード、　２３・・・・・・・・・放電形避
雷器。第１図第３図 ′″２ＶｖＲ。第４図岬ｔａ寸−ジ’ｆｉＬ（ｖ＋第６図第７図第８図第９図 ℃ 第１０図ｐ第１２図曾第１３図第１４図第１５図雪

Claims

【特許請求の範囲】

（１）　　サイリスタと、そのサイリスタの導通時にサ
ージ電圧を一定電圧に制限する第１の電圧制限素子とを
直列に接続した主サージ吸収回路と、前記第１の電圧制
限素子の前記一定電圧よりも低い電圧で動作する第２の
電圧制限素子と、サージ電圧の波形の立上りを大きく鈍
らせるコンデンサとを直列に接続した立上り峻度制限回
路と、を有し、前記主サージ吸収回路と前記立上り峻度
制限回路とを並列に接続したことを特徴とするサージ電
圧制限回路。
（２）　　サイリスタと、そのサイリスタの導通時にサ
ージ電圧を一定電圧に制限する第１の電圧制限素子とを
直列に接続した主サージ吸収回路と、前記第１の電圧制
限素子の前記一定電圧よシ高い動作電圧を有する第３の
電圧制限素子を直列に含む回路を、前記サイリスタのゲ
ートと、前記第１の電圧制限素子の前記サイリスタに接
続されていない一端との間に接続したティリスク点弧回
路と、を備えたことを特徴とするサージ電圧制限回路。