JPS587107B2 - カヘンフレ−ムドウキホウシキ - Google Patents

Description

【発明の詳細な説明】 本発明はフレームの長さが随時変化するフレームを用い
る可変フレーム同期方式、特に、帯域圧縮されたファク
シミリ信号の伝送における可変フレーム同期方式に関す
るものである。

デイジタル通信方式においては、一般に、伝送された情
報を正確に再生し、利用するには、送信側と受信側との
間に完全な同期がとれていることが必要である。

このために、送られてくる符号を再生するだめのビット
同期、あるビット数で構成されているワードをワードご
とに区切るだめのワード同期、ワードがいくつか集まっ
て構成されているフレームを識別し、各ワードを分離す
るフレーム同期がある。

フレーム同期においては、１フレーム中の情報ビット数
と全ビット数との比である伝送能率、同期ビット誤り率
をパラメータとしたときの同期に要する時間、同期の保
持時間、真の同期の確率と誤同期の確率との比からなる
信頼度などが問題となる。

例えば同期に要する時間を短くするためには同期ビット
数を増して伝送能率を下げねばならず、まだ信頼度を上
げようとすると、同期に要する時間が長くなるなど、互
に相反する要因があるため、与えられた条件のもとて最
適化を計らねばならない。

従来、ＰＣＭ等の伝送を行なうのには１フレームの構成
ビット数が一定（Ｎビット）で常にＮビットごとにフレ
ーム同期パルスが出現する固定ビットフレーム方式が採
用されている。

このような固定ビットフレーム方式では、１度同期がと
れると、その周期性を利用して、多少の伝送路誤りでは
同期はずれを起さないような充分な同期保護が行える利
点がある。

まだＰＣＭ通信では同期に要する時間はあまり問題にな
らないので、同期ビット数を最低にして伝送能率を上げ
ている。

一方Ａ各フレームの構成ビット数がフレームごとに異な
る情報伝送方式による通信では、一般に各フレーム内の
同期パターン以外では同期パターンが現われないように
同期ビット数を増加し、かつ同期パターンの決定におい
ても工夫がこらされている。

しかしながら、実際上は、データ情報はランダムである
だめ、同期パターンと同一パターンがデータ情報中で発
生する確率は零でなく擬同期パターンで同期してしまう
ことがある。

従来形の可変フレーム通信方式では、同期位置をたえず
探索していなければならず、固定フレ−ム方式のように
同期パルスの出現が周期的で、容易に次の同期パルスの
出現を予測できる方式と相違し、擬同期パルスパターン
を、正規な同期とまちがえる確率が増加する。

したがって、従来の可変フレーム同期方式による通信で
は、同期パターンビット数を増やして、擬同期の発生確
率を下げているが、この場合は、情報伝送能率が下がる
という問題点があった。

本発明は上記の問題点を解決するために、同期パターン
ビット数を必要以上に増すことなしに、同期の信頼度を
上げ、かつ伝送能率を向上させることができる可変フレ
ーム同期通信方式を提供することにあり特に情報量を圧
縮したファクシミリ通信において、同期パターンビット
数を増加しないで、同期の信頼性を高め、伝送能率を向
上させて、安定な可変フレーム通信が行える通信方式を
提供することにある。

本発明による可変フレーム通信においては、各フレーム
が同期ビットそのフレームの長さを示すビットおよびデ
ータピットより構成され、受信側では各々のフレームの
長さを示すビットを解読して、次のフレームの同期パタ
ーンの位置を推定し、該推定された位置およびその前後
の位置の探索結果にもとづき、次のフレームの同期位置
を予測することによって安定な可変フレーム同期方式を
実現している。

以下に本発明による実施例を図を参照しながら詳細に説
明する。

以下可変フレーム通信の例として情報量圧縮ファクシミ
リ通信を例にとって説明するが、本発明はファクシミリ
通信のみに限られない。

デイジタル的に時間量子化されたファクシミリ信号はそ
の性質から白信号（Ｏ信号）が比較的に多い。

この性質を利用して各種の情報圧縮方式が考えられるが
、１つの例はまず各走査の結果を等分割して、Ｍブロッ
クに分け、各ブロック中に黒信号（１信号）があるかな
いかを判定し、全白ブロックはその識別信号だけを送り
、データ信号は送らない。

黒信号を含むブロックはそのままブロックをデータ信号
として送る。

第１図は伝送フレームの構成を示し、フレームは初めに
同期パターン、次に黒情報を含むブロックの位置（ブロ
ック番号）を指示するステータス信号、そうしてデータ
が入るというようになっている。

この方式では、各走査ごとに伝送フレームの長さが異な
り可変フレーム通信となる。

しかしこの場合各フレームとも同期ビット数、ステータ
スビット数は同一で、ｎ，＋ｎ２ビットである。

残りの黒を含むデータブロックの個数だけが各フレーム
ごとに異なりｎビットで構成されるデータとなる。

第２図は本発明に従う一実施例を示し、第１図に示しだ
フレーム構成の例としてファクシミリ信号伝送の場合を
考える。

伝送すべきフレーム長はフレームごとに異なるので、フ
レーム同期をとるだめには、従来のこの種の装置では、
フレーム同期パターンがデータ情報中には現われにくい
パターンとしなければならず一般にはビット数の多いパ
ターンが使用されている。

しかしながら同期パターンに多数のピットを割当てるの
で、伝送能率の観点から望ましくない。

第２図の本発明による実施例ではステータス情報中にフ
レーム情報をのせ、これを受信側で解読し予測してフレ
ーム同期を行うようにしている。

ステータスの内容はＭ分割したブロックの順番に各ブロ
ックに黒信号を含む場合は１を全自信号のみのブロック
はＯを割当てる。

受信側でこのステータス信号を受けると１の数をかぞえ
これによってステータスの次に続くブロックの数が解る
ので、全フレームビット数を知ることができる。

第２図で、シフトレジスタ１の出力は同期パターン検出
回路２、ステータス検査回路３、およびデータ信号レジ
スタ４の入力側に接続されている。

上記検査回路３の出力の一方は予測ワードレジスタ５、
他はゲートを介してワードカウンタ８に接続され、上記
予測フードレジスタ５およびワードカウンタ８の出力は
一致回路１０に接続されている。

従来の装置ではこの予測ワードレジスタが設けられてい
なかった。

データ信号レジスタ４は予測ワードレジスタ５の出力と
共にプリント制御装置１５に接続されている。

なお１３はフリツプフロツプ回路、９はビットカウンタ
ワード同期装置である。

このような構成で、動作においては、受信信号はシフト
レジスタ１に送り込まれ、同期パターン検出回路２、ス
テータス検査回路３、データ信号レジスタ４に送られる
。

同期パターン検出回路２は同期パターンと同一パターン
である場合に出力を発生する回路である。

ステータス検査回路３は、ステータス信号に誤り検査ま
だは誤り訂正符号を付加して伝送したときに、誤りを検
査または訂正する回路で、訂正されたステータス信号は
予測ワードレジスタ５に送られる。

予測ワードレジスタ５はステータス信号から黒信号を含
むブロック数をかぞえその値を記憶する。

一方回路２の出力はゲート６を通り、ビットカウンタワ
ード同期装置９をリセットし、さらにオアゲート７を通
ってワードカウンタ８をリセットする。

ワードカウンタはデータ信号のクロック数を１つづつ数
え５の内容と一致すると一致回路１０より出力が出て、
このフレームの終りを知る。

この出力はインヒビットゲート１１を通りオアゲート１
２を通って、回路２の出力とアンドがとられて、ワード
カウンタ８およびビットカウンタワード同期装置９をそ
れぞれリセットする。

つまりゲート６ぱ、通常閉じていて、データ信号の中で
２を作動させるパターンがあっても無視される。

そして丁度埃在のフレームが終了したとき一致回路１０
が出力を発生するのでアンドゲート６は開き、次の同期
パターン出力とのアンドがとれて、出力が出る。

フリツプフロツプ１３は初期動作のときに必要で、一般
に通信の開始時にどれがワードの区切りであるか分らな
いので、アンドゲート６のゲートを開き放しにしておき
２の出力をすべて同期と見なして受信動作を行う。

ステータス検査回路３では各フレームのステータス信号
を検査して合格ならば、出力線１４に出力を出し、フリ
ツプフロツプ１３をリセットしてゲート１１を開け、１
０の出力により制御されてゲート６を開閉し、正常動作
になる。

もし検査不合格であると１３をセットしてゲート６を開
き、この出力をすべて同期と見々して初期動作状態にな
る。

このようにして、各フレームのステータスを解読して次
のフレーム位置を正確に予測し、そのときだけゲート６
を開けることにより、データの途中で現われる偽同期信
号で予測ワードレジスタ５またはワードカウンタ８をリ
セットして、誤動作に入らないようにすることができる
。

一致回路１０ぱ予測ワードレジスタに記憶された数の前
後１〜２ワードになったときに一致出力が得られるよう
にする。

プリント制御装置１５はプリント制御回路で受信したデ
ータが何番目の黒を含むブロックであるかを５の内容に
よって制御するもので、これからデータをそれぞれ受信
紙にプリントするようにしている。

具体的な動作の一例を説明する。

通信の始め（初期状態）では、同期パターン検出回路２
は受信系列が１ビットづつシフトレジスタ１に入ってき
て、求める同期パターンが丁度レジスタに格納されたと
きに同期とみなしてパルスを出力する。

１度同期状態になると、通信がｎビット単位のブロック
構成で行われていることを利用し、こんどは１ビットづ
つシフトして同期パターンを探すのではなくて、ｎビッ
トのブロックごとに同期パターン検出操作を行うように
切替える。

さらにこのとき、伝送路誤りによる影響を軽減するだめ
にパターン検出回路２のパターン検出範囲を拡げるよう
に切替える。

例えば同期パターンを０１１１１１０と仮定したとき、
初期状態の同期パターン検出回路は上記パターン以外は
同期と見なさない。

しかし正常状態になったとき、同期パターン検出回路は
第１、第２、第４、第６、第７番目のビットだけを監視
し、それが０１１１０になれば第３、第５ビットが１で
も０でも同期パターンと見なす。

このようにして、同期パターンが伝送誤りを受けても同
期すれとせず、安定な同期状態が保てる。

第３図は本発明による別の実施例を示す。

図で、数字５，６，８〜１３，１５は第２図と同じ回路
装置を示す。

１６は誤り訂正回路、１１は８ビットシフトレジスタ、
１８はオアゲート、１９は３２ビットシフトレジスタ、
２０はデコーダを示す。

誤り訂正回路１６中の２１は誤検出回路、２２は１０１
０パターン検出回路である。

誤り訂正回路１６の構成および動作は周知のものである
から説明は省略する。

この実施例はステータス信号として、黒信号を含むブロ
ックの個数を２進符号化して伝送する場合の構成となっ
ている。

このステータス信号に冗長ビットを加えて１ビット誤り
訂正、２ビット誤り検出符号を使用し、同期ピット８、
ビットステータスビット１０ビット（このうち黒を含む
ブロック個数表示に５ビット、冗長ビット５ビットを割
自る）１ブロック長３２ビットの可変長フレームの場合
のフレーム同期を示している。

以上述べたように本発明の方式では、各フレームの長さ
を表示する情報ビットをフレーム中に挿入し、受信側で
上記各フレームの長さを示す情報ビットを解読して次の
フレームの同期パターン位置を推定し該推定された位置
およびその前後の位置を探索することによって、ビット
数を増加せずに、同期ずれを防止し、安定した可変フレ
ーム通信が行える。

【図面の簡単な説明】

第１図は本発明の方式で利用する情報のフレーム構成を
示し、第２図は本発明による可変フレーム同期方式の一
実施例を示し、第３図は本発明による可変フレーム同期
方式の別の実施例を示す。 １．・・シフトレジスタ、２．・・同期パターン検出回
路、３・・・ステータス検査回路、４・・・データ信号
レジスタ、５．．・予測ワードレジスタ、８・・・ワー
ドカウンタ、１０・・・一致回路、１５・・・プリント
制御装置。

Claims (1)

【特許請求の範囲】
1. １ フレームに収容されるデータの長さがフレームごと
   に変化することによりフレームの長さが随時変化するフ
   レームを用いる可変フレーム通信における可変フレーム
   同期方式において、フレームの長さを示す情報ビットを
   各フレーム中に挿入して伝送し、受信側で上記各フレー
   ムの長さを示す情報ビットを解読して次のフレームの同
   期パターンの位置を推定し、該推定された位置およびそ
   の前後の位置の探索結果にもとづき、該次のフレームの
   同期パターンの位置を予測することを特徴とする可変フ
   レーム同期方式。