JPS5864025A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5864025A JPS5864025A JP56164005A JP16400581A JPS5864025A JP S5864025 A JPS5864025 A JP S5864025A JP 56164005 A JP56164005 A JP 56164005A JP 16400581 A JP16400581 A JP 16400581A JP S5864025 A JPS5864025 A JP S5864025A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back side
- wax
- electrode
- adhered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 3
- 230000003014 reinforcing effect Effects 0.000 claims description 8
- 238000005219 brazing Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 239000010453 quartz Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000003960 organic solvent Substances 0.000 abstract description 3
- 238000003486 chemical etching Methods 0.000 abstract description 2
- 238000007738 vacuum evaporation Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 abstract 6
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子、特に薄い早導体基Ｊ−子領域が形
成された半導体装置の製造方法に関する。
成された半導体装置の製造方法に関する。
例エバ、パイボーラド２ンジスタは、一般に中導体基板
に写真蝕刻法と熱祉散法を用いてペースおよび工々ツタ
領域ｔ−順次表面近くに形成する。
に写真蝕刻法と熱祉散法を用いてペースおよび工々ツタ
領域ｔ−順次表面近くに形成する。
この時、：Ｉレクタ領域は降伏電圧を確保するための比
較的低不純物濃度のエピタキシャル層とコレクタ抵抗を
減する丸めの高不純物濃度のサブストレート層によって
構成されているのが普通である。
較的低不純物濃度のエピタキシャル層とコレクタ抵抗を
減する丸めの高不純物濃度のサブストレート層によって
構成されているのが普通である。
コレクタ抵抗を減するためには、このサブストレート層
はなるべく薄くする必要がおるが、ウェハーより各素子
への分割時、及び素子の素子保持用部材への取り付け（
以下、グイボンドと称する）時に、各素子の機械的強度
を確保するためにむやみに薄くすることはできず不必要
なコレクタ抵抗が付加されてし壕りている。
はなるべく薄くする必要がおるが、ウェハーより各素子
への分割時、及び素子の素子保持用部材への取り付け（
以下、グイボンドと称する）時に、各素子の機械的強度
を確保するためにむやみに薄くすることはできず不必要
なコレクタ抵抗が付加されてし壕りている。
この欠点を＊！ｌ除（丸めに素子のコレクタ層の大部分
を金属に置きかえた構造のものが提案されている。こＯ
ような素子は従来以下のような方法で製造される仁とが
多い。
を金属に置きかえた構造のものが提案されている。こＯ
ような素子は従来以下のような方法で製造される仁とが
多い。
即ち、第１１０に示すように、まずウェハーｌの表面近
傍に必＊＊性鵞もり素子！形成し、その表面にワックス
ｓｔ−塗布しく同図（ａ） ）、ワックス５を加熱解融
して石、英板のような補強用の板４に密着させる（同図
（ｂ） ）、その後、裏面よシ研磨等の方法で半導体層
１ｔＦｊｌｌりて所望の厚さに薄く整形する（同図（Ｃ
） ）、この時、残された半導体層ｌの厚さはなるべく
薄いことが望ｔしく、通常その段階でウェハーを各素子
に分割すれば、台素子は各素子への分割時又はダイボン
ド時ｏＩＩ＆械的ストレスによりて割れてしまうなど薄
くする必要がおる。
傍に必＊＊性鵞もり素子！形成し、その表面にワックス
ｓｔ−塗布しく同図（ａ） ）、ワックス５を加熱解融
して石、英板のような補強用の板４に密着させる（同図
（ｂ） ）、その後、裏面よシ研磨等の方法で半導体層
１ｔＦｊｌｌりて所望の厚さに薄く整形する（同図（Ｃ
） ）、この時、残された半導体層ｌの厚さはなるべく
薄いことが望ｔしく、通常その段階でウェハーを各素子
に分割すれば、台素子は各素子への分割時又はダイボン
ド時ｏＩＩ＆械的ストレスによりて割れてしまうなど薄
くする必要がおる。
このことは、研磨されたウェハーｌは琳独では力の加わ
る作業は施こし得ないことを示している。
る作業は施こし得ないことを示している。
その九めに、その後補強用Ｏ板４に密着させ九まま蒸着
によりて裏面の抵抗性接触をとるための電極６の形成を
行い（同図（ｄ））％さらにその後、裏面全面に厚いメ
ツ中層７を形成する（同図（Ｃ））。
によりて裏面の抵抗性接触をとるための電極６の形成を
行い（同図（ｄ））％さらにその後、裏面全面に厚いメ
ツ中層７を形成する（同図（Ｃ））。
それからワイヤソウなどによりて各素子に分割する（同
図（ｆ） ） ＠ このようにして製造された素子は、薄い半導体基板１と
それに密着した厚い金属メッキ層７部分から成ってお〕
、＃Ｐ導体＝レクタ層によるコレクタ抵抗の増大は抑え
られ、かつ金属メッキ層によシ機械的強１ｍも保たれて
いる。ｔた、通常トランジスタ内部で発生した熱は＝レ
フタ層を通して行われるが、その部分にメッキによる厚
い金属１層７がつけられているため、このような構造は
一般にプレーテッドヒートシンク構造（ＰＨ８構造）と
呼ばれている。
図（ｆ） ） ＠ このようにして製造された素子は、薄い半導体基板１と
それに密着した厚い金属メッキ層７部分から成ってお〕
、＃Ｐ導体＝レクタ層によるコレクタ抵抗の増大は抑え
られ、かつ金属メッキ層によシ機械的強１ｍも保たれて
いる。ｔた、通常トランジスタ内部で発生した熱は＝レ
フタ層を通して行われるが、その部分にメッキによる厚
い金属１層７がつけられているため、このような構造は
一般にプレーテッドヒートシンク構造（ＰＨ８構造）と
呼ばれている。
とζろが、・半導体基板ｌを剛りて薄くした後、裏面の
抵抗性接触をとるための電極６の形成を行う場合、補強
用の板４にワックス等の有機物が使１用されるため、有
機溶剤による裏面の洗浄は十分行えないだけでなく、真
空蒸着時にガスが発生しやすいために、裏面が汚れて良
好な抵抗性接触が得られないという場合がしばしば発生
する。
抵抗性接触をとるための電極６の形成を行う場合、補強
用の板４にワックス等の有機物が使１用されるため、有
機溶剤による裏面の洗浄は十分行えないだけでなく、真
空蒸着時にガスが発生しやすいために、裏面が汚れて良
好な抵抗性接触が得られないという場合がしばしば発生
する。
本発明はこのような従来の欠点を除去し、その目的は薄
い半導体基板と厚い金属層をもつ素子を作るためのウェ
ハー全面にわたって良好な抵抗性接触を形成する製法番
提供するととＫあ逮。
い半導体基板と厚い金属層をもつ素子を作るためのウェ
ハー全面にわたって良好な抵抗性接触を形成する製法番
提供するととＫあ逮。
以下１図面に従９て本発明の実施列を詳細に説明する。
第２ａＡは本発明の一実施列による製造手順を示す図で
ある。すなわち、第２図（ａ）乃至（Ｃ）によって雫導
体りエハーｌｔ−機械的研磨又は化学的エツチングで博
く削るとごろまでは第１図（１）乃至（Ｃ）に示す従来
方法と変わ夛はないが、ウェハー１の裏面を削ったあと
、第２図（ｅ）のように、裏面の所定部に補強わく２を
取りつけるための金属電極３を形成する。その後、第２
図（ｄ）のように、鉛−スズ半田８等を用いて補強用の
わ＜２ｔｌｉ着する。補強用のわ〈２は半導体や金属等
のロー付可能なもので、その形状や大きさはウェハー１
を保持し得るものとする０例えば、＠３図のように、ウ
ニ／％”ｌの外周部およびこの外局部につながった十文
字状の形状とする。尚、第２図（ｄ）は図面の簡略化の
ためＫ１１８図と一致していない。このとき、ウェハー
１と石英板４を密着させる丸めのワックス５は溶融して
いるが、ウェハーｌｔ固定するように治具なとでおさえ
ておけば問題はない。その後、同図（＠１） Ｋ示すご
とく、早出同化温度よシも低く力つワックス５０帖直は
比較的小さく保っておけるような温ＩＩ！にして中田部
を固化させて石英板４よ〕ウェハー１１−剥す、そのｉ
ｉ、有機−剤により裏面の洗浄を行い、その後真容蒸着
によって裏面電極６を形成する同図（ｅ）、さらに裏面
の所定部にメッキによシ遺択的に厚い金属層７ｔ−形成
する。その後、素子ごとに分割する。
ある。すなわち、第２図（ａ）乃至（Ｃ）によって雫導
体りエハーｌｔ−機械的研磨又は化学的エツチングで博
く削るとごろまでは第１図（１）乃至（Ｃ）に示す従来
方法と変わ夛はないが、ウェハー１の裏面を削ったあと
、第２図（ｅ）のように、裏面の所定部に補強わく２を
取りつけるための金属電極３を形成する。その後、第２
図（ｄ）のように、鉛−スズ半田８等を用いて補強用の
わ＜２ｔｌｉ着する。補強用のわ〈２は半導体や金属等
のロー付可能なもので、その形状や大きさはウェハー１
を保持し得るものとする０例えば、＠３図のように、ウ
ニ／％”ｌの外周部およびこの外局部につながった十文
字状の形状とする。尚、第２図（ｄ）は図面の簡略化の
ためＫ１１８図と一致していない。このとき、ウェハー
１と石英板４を密着させる丸めのワックス５は溶融して
いるが、ウェハーｌｔ固定するように治具なとでおさえ
ておけば問題はない。その後、同図（＠１） Ｋ示すご
とく、早出同化温度よシも低く力つワックス５０帖直は
比較的小さく保っておけるような温ＩＩ！にして中田部
を固化させて石英板４よ〕ウェハー１１−剥す、そのｉ
ｉ、有機−剤により裏面の洗浄を行い、その後真容蒸着
によって裏面電極６を形成する同図（ｅ）、さらに裏面
の所定部にメッキによシ遺択的に厚い金属層７ｔ−形成
する。その後、素子ごとに分割する。
このようＫすれば、薄いウェハー１は補強わく２により
て機械的に補強されるので七のｔｔ有機溶剤による洗浄
を行うことがで診裏面の汚れをなくすことができる。ま
た、ワックス類がついたまま真空蒸着を行うことはない
ので従来の不都合は完全に除去することができる。
て機械的に補強されるので七のｔｔ有機溶剤による洗浄
を行うことがで診裏面の汚れをなくすことができる。ま
た、ワックス類がついたまま真空蒸着を行うことはない
ので従来の不都合は完全に除去することができる。
＠１図（ａ）乃至（ｆ）はＰＨ８構造の素子を形成する
ための従来の方法を示す工程断面図、第２図（ａ）乃至
（ｅ）は本発明の一実施９ｍを示す製造工程断面図、第
３図は＠２図（ｄ）でＷＩＩＬ〕付ける補強用わく２の
形状の一？１ｔ−示す平面図である。 ｌ・・・・・・半導体ウェハー、２・・・・・・補強用
わく、３・・・・・・ｑｕ付は用電極、４・・・・・・
石英’［ｊ’ｓ・・・・・・ワックス、６・・−・・裏
面電極、７・・・・・・裏面メッキ電極、８・・・・・
・半田層。
ための従来の方法を示す工程断面図、第２図（ａ）乃至
（ｅ）は本発明の一実施９ｍを示す製造工程断面図、第
３図は＠２図（ｄ）でＷＩＩＬ〕付ける補強用わく２の
形状の一？１ｔ−示す平面図である。 ｌ・・・・・・半導体ウェハー、２・・・・・・補強用
わく、３・・・・・・ｑｕ付は用電極、４・・・・・・
石英’［ｊ’ｓ・・・・・・ワックス、６・・−・・裏
面電極、７・・・・・・裏面メッキ電極、８・・・・・
・半田層。
Claims (1)
- 半導体領域が狭面に形成され九雫導体基体を裏面から削
って所望の厚さに整形し、その裏面に補強用のわくをロ
ー材により固着し、しかる後に、裏面に電極層を形成す
ることｔ−特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56164005A JPS5864025A (ja) | 1981-10-14 | 1981-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56164005A JPS5864025A (ja) | 1981-10-14 | 1981-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5864025A true JPS5864025A (ja) | 1983-04-16 |
Family
ID=15784946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56164005A Pending JPS5864025A (ja) | 1981-10-14 | 1981-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864025A (ja) |
-
1981
- 1981-10-14 JP JP56164005A patent/JPS5864025A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4841021B2 (ja) | メサ構造を持つ半導体チップの製造方法 | |
| US5770468A (en) | Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere | |
| US5872396A (en) | Semiconductor device with plated heat sink | |
| US5986338A (en) | Assembly of semiconductor device | |
| US3200490A (en) | Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials | |
| US5457072A (en) | Process for dicing a semiconductor wafer having a plated heat sink using a temporary substrate | |
| US3913217A (en) | Method of producing a semiconductor device | |
| CN105336718A (zh) | 源极向下半导体器件及其制造方法 | |
| JPH0722435A (ja) | 半導体装置およびその製造方法 | |
| JP2010129585A (ja) | 半導体装置の製造方法 | |
| US5200641A (en) | Semiconductor device structure including bending-resistant radiating layer | |
| US3698941A (en) | Method of applying contacts to a semiconductor body | |
| US5451544A (en) | Method of manufacturing a back contact for semiconductor die | |
| US6927167B2 (en) | Method for manufacturing semiconductor device having controlled surface roughness | |
| US4698901A (en) | Mesa semiconductor device | |
| JP2006286944A (ja) | サブマウント及びその製造方法 | |
| JPS5864025A (ja) | 半導体装置の製造方法 | |
| JP4117042B2 (ja) | 半導体装置 | |
| US4095330A (en) | Composite semiconductor integrated circuit and method of manufacture | |
| JPH0580822B2 (ja) | ||
| US3638304A (en) | Semiconductive chip attachment method | |
| JP5194767B2 (ja) | 半導体装置の製造方法 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPH0846042A (ja) | バイアホールの形成方法 |