JPS5860826A - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JPS5860826A JPS5860826A JP16064481A JP16064481A JPS5860826A JP S5860826 A JPS5860826 A JP S5860826A JP 16064481 A JP16064481 A JP 16064481A JP 16064481 A JP16064481 A JP 16064481A JP S5860826 A JPS5860826 A JP S5860826A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- current gate
- signal
- differential current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は信号切換回路に関するもので、特に集積回路
に最適な回路を提供するものである。
に最適な回路を提供するものである。
従来、この種の切換回路として、例えば第１図に示すも
のがあった。図において、四は電源電圧印加端子で、（
ロ）は接地端子である。端子（２）は第１の信号入力端
子、端子（イ）は第２の信号入力端子、端子骨及び鱒は
切り替え信号入力端子、端子に）は信号出力端子である
。抵抗（７１および（８］は第１の信号増幅用トランジ
スタ（１］のペースバイアスｉ［で、抵抗（９）および
叫は第２の信号増幅用トランジスタ（２）のペースバイ
アス用抵抗で、トラ７ジスタ（３３は端子−の電位が高
レベル（約０．’／Ｖ以上）の時導通し、低レベル（約
０．７Ｖ以下〕の時に非導通となるスイッチング用トラ
ンジスタで、トランジスタ（４）は端子（ハ）の電位に
応じ〜て上述と同様に動作するスイッチング用トランジ
スタである。抵抗（５３および（６）はトランジスタＨ
１および（２）のエミッタ帰還用抵抗で、抵抗間はトラ
ンジスタ（１１および（２）のコレクタ負荷抵抗である
。
のがあった。図において、四は電源電圧印加端子で、（
ロ）は接地端子である。端子（２）は第１の信号入力端
子、端子（イ）は第２の信号入力端子、端子骨及び鱒は
切り替え信号入力端子、端子に）は信号出力端子である
。抵抗（７１および（８］は第１の信号増幅用トランジ
スタ（１］のペースバイアスｉ［で、抵抗（９）および
叫は第２の信号増幅用トランジスタ（２）のペースバイ
アス用抵抗で、トラ７ジスタ（３３は端子−の電位が高
レベル（約０．’／Ｖ以上）の時導通し、低レベル（約
０．７Ｖ以下〕の時に非導通となるスイッチング用トラ
ンジスタで、トランジスタ（４）は端子（ハ）の電位に
応じ〜て上述と同様に動作するスイッチング用トランジ
スタである。抵抗（５３および（６）はトランジスタＨ
１および（２）のエミッタ帰還用抵抗で、抵抗間はトラ
ンジスタ（１１および（２）のコレクタ負荷抵抗である
。
今、端子四が高レベルで端子（至）が低レベルｅあると
すると、トランジスタ［３Ｊが導通し、従ってトランジ
スタ（１１は遮断領域となる為、端子（２）からの第１
の信号は出力端子には表われず、一方トラノジスク（２
）は能動領域にある為、端子四からの第２の信号が出力
端子（７）に表われる。また、端子磐が低レベルで端子
−が高レベルである場合は前述の逆の状態となり、第１
の信号が出力４子に表われることになる。この様に、端
子に）および（財）の電位を制御することにより入力の
信号を切り替えることが出来る訳である。
すると、トランジスタ［３Ｊが導通し、従ってトランジ
スタ（１１は遮断領域となる為、端子（２）からの第１
の信号は出力端子には表われず、一方トラノジスク（２
）は能動領域にある為、端子四からの第２の信号が出力
端子（７）に表われる。また、端子磐が低レベルで端子
−が高レベルである場合は前述の逆の状態となり、第１
の信号が出力４子に表われることになる。この様に、端
子に）および（財）の電位を制御することにより入力の
信号を切り替えることが出来る訳である。
ところで、従来のかかる構成においては、トランジスタ
［１１、（２）共抵抗（７）、（３）、 （９１、（７
）により直流バイアスが与えられており、直流成分を含
む入力は出力端子（ホ）の直流電位が変動する等の不都
合がある褐、入力信号は必然的に端子（財）、＠の前で
コンデ７す等の手段により直、流阻止を行また後に加え
られなければならず、従って入力信号の直流成分を出力
に伝達出来ないばかりか、入力信号段と信号切換え段と
の直結回路を構成出来ない為、大規模な集積回路化にと
っても甚だ不都合な構成であった。
［１１、（２）共抵抗（７）、（３）、 （９１、（７
）により直流バイアスが与えられており、直流成分を含
む入力は出力端子（ホ）の直流電位が変動する等の不都
合がある褐、入力信号は必然的に端子（財）、＠の前で
コンデ７す等の手段により直、流阻止を行また後に加え
られなければならず、従って入力信号の直流成分を出力
に伝達出来ないばかりか、入力信号段と信号切換え段と
の直結回路を構成出来ない為、大規模な集積回路化にと
っても甚だ不都合な構成であった。
本発明はかかる欠点に鑑みなされたもので、入力信号の
ｌ［ｆｔ成分迄を正確に出力段に伝達出来るとともに、
入力信号段と信号切換え段との直結回路を構成出来る信
号切換回路を提供することを目的としている。
ｌ［ｆｔ成分迄を正確に出力段に伝達出来るとともに、
入力信号段と信号切換え段との直結回路を構成出来る信
号切換回路を提供することを目的としている。
以下、この発明の一実施例を第２図について説明する。
第２図において、第１図と同一符号部分は同一要素を示
す。■はＮＰＮ）う／ジスタ（３］ａ）と（３１ｂ）及
び定電流源（２）とからなる第１の差動電流ゲート回路
、に）はＮＰＮ ）ランジスタ（３２ａ）と（３２ｂ）
及び定電流源−とからなる第２の差動電流ゲート回路、
峙はＮＰＮ ト＞ンジスク（３３ａ）と（３３ｂ）およ
び定電流回路−とからなる第３の差動電流ゲート回路、
噂はＰＮＰ トランジスタ（３４４）と（諷ｂ）および
定電流ｔＩ！回路（財）とからなる第４の差動電流回路
Ｃある。−９−はトランジスタ（３Ｓａ）、 （３３ｂ
）のコレクタ負荷抵抗Ｃある。
す。■はＮＰＮ）う／ジスタ（３］ａ）と（３１ｂ）及
び定電流源（２）とからなる第１の差動電流ゲート回路
、に）はＮＰＮ ）ランジスタ（３２ａ）と（３２ｂ）
及び定電流源−とからなる第２の差動電流ゲート回路、
峙はＮＰＮ ト＞ンジスク（３３ａ）と（３３ｂ）およ
び定電流回路−とからなる第３の差動電流ゲート回路、
噂はＰＮＰ トランジスタ（３４４）と（諷ｂ）および
定電流ｔＩ！回路（財）とからなる第４の差動電流回路
Ｃある。−９−はトランジスタ（３Ｓａ）、 （３３ｂ
）のコレクタ負荷抵抗Ｃある。
今、端子Ｖυに第１の入力信号が、端子■には第２の入
力信号が加えられているとする。端子−の１１ 位ｆｔ
Ｖ＊ａ 、 ４ 子１ａ４ （７） を位ｆ Ｖ２４
トＬ、Ｖ２ｓ −Ｖ’ｓａ −ｖＡとすると、ｖＡ＞
０．２Ｖの領域では、定電流源−の電流は全てトラン
ジスタ（３３ａ）を流れ、トランジスタ（３３１））は
電流が流れない。従って、トランジスタ（３１ｂ）のペ
ース電位は抵抗−を流れる４ｆｉにより蹄下し、端子？
υに加えられる第１の入力信号の電位よりも約０．２ｖ
以上低くなることによってトランジスタ（３１ｂ）は遮
断状態となる。一方、トランジスタ（３２ａ）のペース
電位は抵抗−に流れる電流が微小（トランジスタのペー
ス電流のみ）である為、はぼ端子（至）の電源電位にな
り、端子■−ζ加えられる第２の入力信号電位よりも約
０．２子以上。
力信号が加えられているとする。端子−の１１ 位ｆｔ
Ｖ＊ａ 、 ４ 子１ａ４ （７） を位ｆ Ｖ２４
トＬ、Ｖ２ｓ −Ｖ’ｓａ −ｖＡとすると、ｖＡ＞
０．２Ｖの領域では、定電流源−の電流は全てトラン
ジスタ（３３ａ）を流れ、トランジスタ（３３１））は
電流が流れない。従って、トランジスタ（３１ｂ）のペ
ース電位は抵抗−を流れる４ｆｉにより蹄下し、端子？
υに加えられる第１の入力信号の電位よりも約０．２ｖ
以上低くなることによってトランジスタ（３１ｂ）は遮
断状態となる。一方、トランジスタ（３２ａ）のペース
電位は抵抗−に流れる電流が微小（トランジスタのペー
ス電流のみ）である為、はぼ端子（至）の電源電位にな
り、端子■−ζ加えられる第２の入力信号電位よりも約
０．２子以上。
高い値となることにより、トランジスタ（３２ｂ）が遮
断状態となる。又、この時、トランジスタ（３４ａ）の
ペース電位の方がトランジスタ（３４ｂ）のペース電位
よりも約０．２ｖ以上、低くなるためトランジスタ（３
４ｂ）は遮断状態となる。結局、端子３υからの第１の
入力信号はトランジスタ（３１ａ）のエミッタ７オロア
を通じて、トランジスタ（３４ａ）のペースに入り、そ
のエミッタから端子四にとり出される。一方、端子（イ
）からの第２の入力信号はトランジスタ＋３２ｂ）が遮
断状態の為そのエミッタには伝達されず、更にここで面
周波成分の洩れがあってもトランジスタ（３４ｂ）が遮
断状態の為、端子に）には伝達されない。又、逆にｖＡ
≦ｏ、ｚｖ ＯＪ ｍ域では上記説明から解る様に、第
２の信号入力が端子（２）に伝達されることになる。
断状態となる。又、この時、トランジスタ（３４ａ）の
ペース電位の方がトランジスタ（３４ｂ）のペース電位
よりも約０．２ｖ以上、低くなるためトランジスタ（３
４ｂ）は遮断状態となる。結局、端子３υからの第１の
入力信号はトランジスタ（３１ａ）のエミッタ７オロア
を通じて、トランジスタ（３４ａ）のペースに入り、そ
のエミッタから端子四にとり出される。一方、端子（イ
）からの第２の入力信号はトランジスタ＋３２ｂ）が遮
断状態の為そのエミッタには伝達されず、更にここで面
周波成分の洩れがあってもトランジスタ（３４ｂ）が遮
断状態の為、端子に）には伝達されない。又、逆にｖＡ
≦ｏ、ｚｖ ＯＪ ｍ域では上記説明から解る様に、第
２の信号入力が端子（２）に伝達されることになる。
以上、本発明の一実施例を説明したが、差動電流ゲート
（ロ）および（至）をＰＮＰ ）ランジスタにて構成し
、差動電流ゲート＠をＮＰＮ ）う７ジスタで構成して
も同様の効果を期待出来ることは云うまでもない。
（ロ）および（至）をＰＮＰ ）ランジスタにて構成し
、差動電流ゲート＠をＮＰＮ ）う７ジスタで構成して
も同様の効果を期待出来ることは云うまでもない。
以上のように、本発明によれば入力信号を直流から尚周
波塩、極めて正確に出力に伝達することができ、且つク
ロストークが悔めて少ない信号切換回路が得られる。又
、入力信号回路段と信号切換え段との直結が０Ｔ能であ
り、大規模な巣槓回路化に非常に適した回路構成を得ら
れる。
波塩、極めて正確に出力に伝達することができ、且つク
ロストークが悔めて少ない信号切換回路が得られる。又
、入力信号回路段と信号切換え段との直結が０Ｔ能であ
り、大規模な巣槓回路化に非常に適した回路構成を得ら
れる。
第上図は従来の信号Ｉ／Ｉ侯回路の一実施例を示す図、
第２図は本発明の一実施例を示す回路図である。 （財）は第１の信号入力端子、ｑは第２の信号入力端子
、Ｃυは第１の差動電流ゲート、（２）は第２の差動電
流ゲート、（至）は第３の差＠電流ゲート、■は第４の
差動電流ゲート、翰、（ハ）は切り替え信号入力１子、
（２）は出力端子である。 代理人 葛 野 信 − 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭６６−１８０６４４号２
、発明の名称 信号切換回路 ３、補正をする者 事件との関係 特許出願人 図面 ６、補正の内容 図中、第２図を別紙のとおり訂正する。 以上
第２図は本発明の一実施例を示す回路図である。 （財）は第１の信号入力端子、ｑは第２の信号入力端子
、Ｃυは第１の差動電流ゲート、（２）は第２の差動電
流ゲート、（至）は第３の差＠電流ゲート、■は第４の
差動電流ゲート、翰、（ハ）は切り替え信号入力１子、
（２）は出力端子である。 代理人 葛 野 信 − 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭６６−１８０６４４号２
、発明の名称 信号切換回路 ３、補正をする者 事件との関係 特許出願人 図面 ６、補正の内容 図中、第２図を別紙のとおり訂正する。 以上
Claims (1)
- 一対のＮＰＮ（又はＰＩＰ ） トランジスタを差動接
続とし、その共通エミッタに定電流源を接続する第１．
第２．第３の差動電流ゲートと、一対のＰＮＰ （又は
ＮＰＮ）トランジスタを差動接続とし、その共通エミッ
タに定電流源を接続する第４の差動ｉｌ流ゲートとから
なり、第１の差動電流ゲートの一方の差動入力端に第１
の入力信号を加え、他方の差動入力端に第３の差動電流
ゲートの一方の差動出力端を接続する第１の回路手段と
、第２の差動電流ゲートの一方の差動入力端にＩＩ２の
入力信号を加え、他方の差動入力端に第３の差動電流ゲ
ートの他方の差動出力端を接続する第２の回路手段と、
第４の差動電流ゲートの一方の差動入力端に第１の差動
電流ゲートの共通エミッタを接続し、他方の差動入力端
に第２の差動電流ゲートの共通エミッタを接続する第３
の回路手段とを備え、＃！３の差動電流ゲートの差動入
力端にその差動電流ゲートが十分スイッチするような切
り替え信号を加えることにより、上記第１と第２の入力
信号を任意に切り替えて第４の差動電流ゲートの共通エ
ミッタより取り出すことを特徴とする信号の換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16064481A JPS5860826A (ja) | 1981-10-06 | 1981-10-06 | 信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16064481A JPS5860826A (ja) | 1981-10-06 | 1981-10-06 | 信号切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860826A true JPS5860826A (ja) | 1983-04-11 |
Family
ID=15719385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16064481A Pending JPS5860826A (ja) | 1981-10-06 | 1981-10-06 | 信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860826A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49122656A (ja) * | 1973-03-24 | 1974-11-22 | ||
| JPS5065209A (ja) * | 1973-10-11 | 1975-06-02 |
-
1981
- 1981-10-06 JP JP16064481A patent/JPS5860826A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49122656A (ja) * | 1973-03-24 | 1974-11-22 | ||
| JPS5065209A (ja) * | 1973-10-11 | 1975-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60233915A (ja) | 差動増幅器 | |
| US5399991A (en) | High speed low power op-amp circuit | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| JPH11504791A (ja) | 演算増幅器 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| US5164658A (en) | Current transfer circuit | |
| JPH0514582Y2 (ja) | ||
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPS5860826A (ja) | 信号切換回路 | |
| JP2546004B2 (ja) | レベル変換回路 | |
| US5394080A (en) | Universal signal converter using multiple current mirrors | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JPH0230902Y2 (ja) | ||
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| US4284945A (en) | Current dividers using emitter-coupled transistor pairs | |
| JPS6223164Y2 (ja) | ||
| JPH0346407A (ja) | 可変利得増幅器 | |
| JPH0347775B2 (ja) | ||
| JPH05291844A (ja) | レベルシフト回路 | |
| JPS5836855B2 (ja) | スイツチング回路 | |
| JPS6096905A (ja) | トランジスタ回路 | |
| JPS6210907A (ja) | 差動増幅回路 | |
| JPH0564486B2 (ja) |