JPS5854772A - 回線閉塞回路 - Google Patents
回線閉塞回路Info
- Publication number
- JPS5854772A JPS5854772A JP15290381A JP15290381A JPS5854772A JP S5854772 A JPS5854772 A JP S5854772A JP 15290381 A JP15290381 A JP 15290381A JP 15290381 A JP15290381 A JP 15290381A JP S5854772 A JPS5854772 A JP S5854772A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- circuit
- line
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、回線閉塞回路に関し、特に電話回線にデータ
端末を接続する」」１２合に該電話回線を閉塞するため
に使用される回路に関する。
端末を接続する」」１２合に該電話回線を閉塞するため
に使用される回路に関する。
従来、第１図に示すように、例えば電話回線ｔ１．１２
にテレックス装置６るいはファクシミリ装置のよう
なデータ端末１を接続する場合には、電話機２と該デー
タ端末１とを切換えるスイッチ６を介して該電話回線ｔ
１． ｔ２ を閉塞する回線閉塞回路４か接続され、
該回線閉塞回路４から直流分辿断用の容量ｃｊ、Ｃ２を
介してデータ端末１か接続されていた。該回線閉塞回路
４はコイルＬ１ で構成され、直流抵抗が例えは約１
０００と低く、交流インピーダンスが例えは数１０にΩ
と高くなるように設定されている。
にテレックス装置６るいはファクシミリ装置のよう
なデータ端末１を接続する場合には、電話機２と該デー
タ端末１とを切換えるスイッチ６を介して該電話回線ｔ
１． ｔ２ を閉塞する回線閉塞回路４か接続され、
該回線閉塞回路４から直流分辿断用の容量ｃｊ、Ｃ２を
介してデータ端末１か接続されていた。該回線閉塞回路
４はコイルＬ１ で構成され、直流抵抗が例えは約１
０００と低く、交流インピーダンスが例えは数１０にΩ
と高くなるように設定されている。
しかしながら、前記従来形の回線閉塞回路は低い周波数
において充分に大きなインピーダンスを得ることが不可
能であるとともに雑音を括いやすいという不都合があっ
た。
において充分に大きなインピーダンスを得ることが不可
能であるとともに雑音を括いやすいという不都合があっ
た。
本発明の目的は、前述の従来形における間顕点にかんが
み、電話回線等にデータ端末を接続するだめの回線閉塞
回路において、電流比を大きくしたカレントミラー回路
を用いるという構想にもとつき、低い周波数においても
充分に犬き々インピーダンスを得ることを可能に［７か
つ外部雑音を捨わないようにすることにある。
み、電話回線等にデータ端末を接続するだめの回線閉塞
回路において、電流比を大きくしたカレントミラー回路
を用いるという構想にもとつき、低い周波数においても
充分に犬き々インピーダンスを得ることを可能に［７か
つ外部雑音を捨わないようにすることにある。
本発明は、ベースおよびエミッタがそれ、それ共通接続
された第１および第２のトランジスタを有する第１のカ
レントミラー回路と、ベースおよびエミッタがそれぞれ
共通接続された第３および第４のトランジスタを有する
第２のカレントミラー回路とを具備し、第１および第２
のトランジスタのエミッタは一方の伝送線に接続され、
第６および第４のトランジスタのエミッタは他方の伝送
線に接続され、第１のトランジスタのコレクタは第１お
よび第２のトランジスタに接続されるとどもに抵抗を介
して前記他方の伝送線に接続され、かつ、第２のトラン
ジスタのコレクタと第６のトランジスタのコレクタは共
通接続されるとともに第３および第４のトランジスタの
ベースに接続されていることを特徴とする。
された第１および第２のトランジスタを有する第１のカ
レントミラー回路と、ベースおよびエミッタがそれぞれ
共通接続された第３および第４のトランジスタを有する
第２のカレントミラー回路とを具備し、第１および第２
のトランジスタのエミッタは一方の伝送線に接続され、
第６および第４のトランジスタのエミッタは他方の伝送
線に接続され、第１のトランジスタのコレクタは第１お
よび第２のトランジスタに接続されるとどもに抵抗を介
して前記他方の伝送線に接続され、かつ、第２のトラン
ジスタのコレクタと第６のトランジスタのコレクタは共
通接続されるとともに第３および第４のトランジスタの
ベースに接続されていることを特徴とする。
以下図面を用いて本発明の詳細な説明する。
本発明の１実施例に係る回線閉基回路は、第２図に示す
ように、第１のカレントミラー回路を構成するＮＰＮ形
トランジスタＱ１およびＱ２、第２のカレントミラー回
路を構成するトランジスタＱ３およびＱ４、抵抗ＲＯお
よび容量Ｃ３，Ｃ４等を基本として構成される。第２図
の回路において、トランジスタＱ１． Ｑ２ のベー
ス−エミッタ間柘１＋は等シいからトランジスタＱ１．
Ｑ２のコレクタ電流をそれぞれ１１．Ｉ２とすれば電流
比ｎ１＝Ｉ２／ＩＩは各トランジスタＱ１．Ｑ２のエミ
ッタの大きさ等で決定される一定値となる。同様に、ト
ランジスタＱ３． Ｑ４のベース−エミッタ間電圧本等
しいからトランジスタＱ３．Ｑ４のコレクタ電流をそれ
ぞれＩ３（＝Ｉ２）、工４ とすると、輩、流化ｎ２＝
Ｉ４／Ｉ ２＝Ｉ ４／Ｉ ３もトランジスタＱ３．Ｑ
４に固有のパラメータで決壕る一定値となる。したがっ
て、伝送線ｔ１．１２間の直流電圧成分をＥとすれは■
ＢＦ、１＜＜Ｅ−ｔｌす、）ランジスタＱ１のコレクタ
’Ｉｌｌ’、１１はほぼ １１ｍＥ／ＲＯ・・・・・・・・・ （１）とがるから
、トランジスタＱ２（Ｑ３） およびＱ４のコレクタ
電流ｌ２（Ｉ３）およびＩ４けそれぞれＩ２ ＝ｎＩ１
１＝ｎ１・Ｅ／ＲＯ−−−（２）ｌ４＝ｎ２・ｌ２＝ｎ
１ ・ｎ２弓１−ｎｌ・ｎ２・Ｅ／／Ｒ０・・・・・・
・・・ （３） いま、ｎｌ、ｎ２が共に１より充分大きな値、例えばＨ
ｌ−ｎ２＝１０、を有するものとすると伝送線ｔｉ、
１２間の直流抵抗Ｒは次のようになる。
ように、第１のカレントミラー回路を構成するＮＰＮ形
トランジスタＱ１およびＱ２、第２のカレントミラー回
路を構成するトランジスタＱ３およびＱ４、抵抗ＲＯお
よび容量Ｃ３，Ｃ４等を基本として構成される。第２図
の回路において、トランジスタＱ１． Ｑ２ のベー
ス−エミッタ間柘１＋は等シいからトランジスタＱ１．
Ｑ２のコレクタ電流をそれぞれ１１．Ｉ２とすれば電流
比ｎ１＝Ｉ２／ＩＩは各トランジスタＱ１．Ｑ２のエミ
ッタの大きさ等で決定される一定値となる。同様に、ト
ランジスタＱ３． Ｑ４のベース−エミッタ間電圧本等
しいからトランジスタＱ３．Ｑ４のコレクタ電流をそれ
ぞれＩ３（＝Ｉ２）、工４ とすると、輩、流化ｎ２＝
Ｉ４／Ｉ ２＝Ｉ ４／Ｉ ３もトランジスタＱ３．Ｑ
４に固有のパラメータで決壕る一定値となる。したがっ
て、伝送線ｔ１．１２間の直流電圧成分をＥとすれは■
ＢＦ、１＜＜Ｅ−ｔｌす、）ランジスタＱ１のコレクタ
’Ｉｌｌ’、１１はほぼ １１ｍＥ／ＲＯ・・・・・・・・・ （１）とがるから
、トランジスタＱ２（Ｑ３） およびＱ４のコレクタ
電流ｌ２（Ｉ３）およびＩ４けそれぞれＩ２ ＝ｎＩ１
１＝ｎ１・Ｅ／ＲＯ−−−（２）ｌ４＝ｎ２・ｌ２＝ｎ
１ ・ｎ２弓１−ｎｌ・ｎ２・Ｅ／／Ｒ０・・・・・・
・・・ （３） いま、ｎｌ、ｎ２が共に１より充分大きな値、例えばＨ
ｌ−ｎ２＝１０、を有するものとすると伝送線ｔｉ、
１２間の直流抵抗Ｒは次のようになる。
Ｒ＃Ｅ／ｌ４＝ＲＯ／（ｎｌ・ｎ２） ＋＋・＋・＋
＋・＋ （４）一方、トランジスタＱ１．Ｑ２のベース
とエミッタとの間には容量Ｃ３が接続されているため、
伝送線ｔｉ、 １２間に印加される電圧に交流成分があ
っテモ該トランジスタＱ１．Ｑ２の一二−スーエミツタ
間電圧は交流的にはほとんど変化せず、したがって各ト
ランジスタＱ１ないしＱ４には交流電流はほとんど流れ
彦い。そのため伝送ｆｆＭｔ１，１２間の交流インピー
ダンスは周波数に依らすほぼＲＯに等しくなる。なお、
トランジスタＱ３．Ｑ４のベース−エミッタ間に接続さ
れた客ｋＣ４は、トランジスタＱ３．Ｑ４のベースーエ
ミッタ間電圧を交流的に一定に保ち、容量Ｃ３と相俟っ
てトランジスタＱ３． Ｑ４ に交流電流が流れない
ようにするためのものである。
＋・＋ （４）一方、トランジスタＱ１．Ｑ２のベース
とエミッタとの間には容量Ｃ３が接続されているため、
伝送線ｔｉ、 １２間に印加される電圧に交流成分があ
っテモ該トランジスタＱ１．Ｑ２の一二−スーエミツタ
間電圧は交流的にはほとんど変化せず、したがって各ト
ランジスタＱ１ないしＱ４には交流電流はほとんど流れ
彦い。そのため伝送ｆｆＭｔ１，１２間の交流インピー
ダンスは周波数に依らすほぼＲＯに等しくなる。なお、
トランジスタＱ３．Ｑ４のベース−エミッタ間に接続さ
れた客ｋＣ４は、トランジスタＱ３．Ｑ４のベースーエ
ミッタ間電圧を交流的に一定に保ち、容量Ｃ３と相俟っ
てトランジスタＱ３． Ｑ４ に交流電流が流れない
ようにするためのものである。
したがって、第２図の回路において抵抗ＲＤを例えは１
０キロオームと大きくしておき、かつ電。
０キロオームと大きくしておき、かつ電。
流化ｎ１．ｎ２を共に１より充分大きな値例えば１０に
すわば（４）式よりＲ＝１００オームとなυ、交流イン
ピーダンスＲＯを大きくかつ直流抵抗ｉｔを小さくする
ことができる。壕だ、抵抗ＲＯを大きくすることによっ
て容量Ｃ３の値をあまシ大きくすることなく低い周波数
に至るまで大きなインピータンスを得ることができる。
すわば（４）式よりＲ＝１００オームとなυ、交流イン
ピーダンスＲＯを大きくかつ直流抵抗ｉｔを小さくする
ことができる。壕だ、抵抗ＲＯを大きくすることによっ
て容量Ｃ３の値をあまシ大きくすることなく低い周波数
に至るまで大きなインピータンスを得ることができる。
第２図の回路は、伝送線ｔ１の電位か伝送線ｔ２の電位
よりも高い場合に用いられるが、伝送線ｔ１．ｔ２の電
位関係が逆の場合には第６図の回路が用いられる。第３
図の回路は、第２図の回路におけるＮＰＮ形トランジス
タＱ”１ 、 Ｑ２およびＰＮＰ形トランジスタＱ３．
Ｑ４をそれぞれＰＮＰ形トランジスタＱ１’、 Ｑ２’
およびＮＰＮ形トランジスタＱ５’ 、 Ｑ４’におき
かえたものであシ、他の部分は第２図の回路と同じであ
る。また、動作も第２図のものと同様であるから説明を
省略する。
よりも高い場合に用いられるが、伝送線ｔ１．ｔ２の電
位関係が逆の場合には第６図の回路が用いられる。第３
図の回路は、第２図の回路におけるＮＰＮ形トランジス
タＱ”１ 、 Ｑ２およびＰＮＰ形トランジスタＱ３．
Ｑ４をそれぞれＰＮＰ形トランジスタＱ１’、 Ｑ２’
およびＮＰＮ形トランジスタＱ５’ 、 Ｑ４’におき
かえたものであシ、他の部分は第２図の回路と同じであ
る。また、動作も第２図のものと同様であるから説明を
省略する。
第４図は、第１図の回路におけるトランジスタＱ４のコ
レクタ回路にフォトカプラＰ Ｈ１を接続してトランジ
スタＱ４のコレクタ電流を検出し、回線閉塞回路に接続
された伝送線ＬＡ、ｔ２の′Ｌ１．圧極性が適切である
ことを示す信号Ｓ Ｐ Ｌを出力できるようにしだもの
である。なお、同図における直列接続されたダイオード
ＤＩ、Ｄ２およびフォトカプラＰＨ１に直列に挿入され
た抵抗Ｒ１は、フォトカプラＰＨ１の入力回路に流れる
電流を適切な値に規定するものである。
レクタ回路にフォトカプラＰ Ｈ１を接続してトランジ
スタＱ４のコレクタ電流を検出し、回線閉塞回路に接続
された伝送線ＬＡ、ｔ２の′Ｌ１．圧極性が適切である
ことを示す信号Ｓ Ｐ Ｌを出力できるようにしだもの
である。なお、同図における直列接続されたダイオード
ＤＩ、Ｄ２およびフォトカプラＰＨ１に直列に挿入され
た抵抗Ｒ１は、フォトカプラＰＨ１の入力回路に流れる
電流を適切な値に規定するものである。
第２図ないし第４図のようなＩＵｊ線閉塞回路を実際の
回線に接続する場合には、例えば第５図に示すようなダ
イオードブリッジによる極性−積回路を介して接続し、
回線の電圧極性が変った場合にも回線閉塞回路が連打Ｏ
に動作するようにされる。
回線に接続する場合には、例えば第５図に示すようなダ
イオードブリッジによる極性−積回路を介して接続し、
回線の電圧極性が変った場合にも回線閉塞回路が連打Ｏ
に動作するようにされる。
あるいは、ダイオードブリッジを用いることなく、第２
図および第３図の回路を並列接続した第６図のようガ回
路を使用することによって、いずれの電圧極性の場合に
も動作するようにすることが可能である。この場合も各
回路にフォトカプラを用いることにより、回線の転極検
知を行なうことも可能である。
図および第３図の回路を並列接続した第６図のようガ回
路を使用することによって、いずれの電圧極性の場合に
も動作するようにすることが可能である。この場合も各
回路にフォトカプラを用いることにより、回線の転極検
知を行なうことも可能である。
このように、本発明によれば、回線閉塞回路にカレント
ミラー回路を用いたから、前述のように低い周波数に至
るまで充分に大きなインピーダンスを得ることが可能で
あるとともに、コイルを使用しないので誘導雑音等の外
部雑音を拾うととはない。
ミラー回路を用いたから、前述のように低い周波数に至
るまで充分に大きなインピーダンスを得ることが可能で
あるとともに、コイルを使用しないので誘導雑音等の外
部雑音を拾うととはない。
第１図は、従来形の回線閉塞回路を示すブロック回路図
、 第２図ないし第４図は、それぞれ本発明の実施例に係る
回線閉塞回路を示す電気回路図、第５図は、極性−積回
路の１例を示す電気回路図、そして 第６図は、本発明の他の実施例に係る回線閉塞回路を示
す電気回路図でおる。 １・・・データ端末、２・・・電話機、６・・・切換ス
イッチ、４・・・回線閉塞回路、ｔｌ、ｔ２・・・回線
、Ｌｌ ・・コイル、ＣＩ、 Ｃ２，Ｃ３，Ｃ４，Ｃ３
’、 Ｃ４’ ・・容量、ＲＯ，Ｒ１，Ｒ１’、 Ｒ２
，Ｒ３・・・抵抗、Ｑｌ、 Ｑ２． Ｑ３゜Ｑ４． Ｑ
１’、 Ｑ２’、 Ｑ３’、 Ｑ４’ ・・・トランジ
スタ、■）１゜Ｄ２． ＤＩ’、 Ｄ２’、 Ｄ３．
Ｉ）４． ｌ）５． Ｄ６・−・ ダイオード、ＰＨ１
，ＰＨ１’・・・フォトカプラ。 特許出願人 冨士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）串 ％ 弁理士山口昭之 第１図 ２ 第２図 第３図 第４図
、 第２図ないし第４図は、それぞれ本発明の実施例に係る
回線閉塞回路を示す電気回路図、第５図は、極性−積回
路の１例を示す電気回路図、そして 第６図は、本発明の他の実施例に係る回線閉塞回路を示
す電気回路図でおる。 １・・・データ端末、２・・・電話機、６・・・切換ス
イッチ、４・・・回線閉塞回路、ｔｌ、ｔ２・・・回線
、Ｌｌ ・・コイル、ＣＩ、 Ｃ２，Ｃ３，Ｃ４，Ｃ３
’、 Ｃ４’ ・・容量、ＲＯ，Ｒ１，Ｒ１’、 Ｒ２
，Ｒ３・・・抵抗、Ｑｌ、 Ｑ２． Ｑ３゜Ｑ４． Ｑ
１’、 Ｑ２’、 Ｑ３’、 Ｑ４’ ・・・トランジ
スタ、■）１゜Ｄ２． ＤＩ’、 Ｄ２’、 Ｄ３．
Ｉ）４． ｌ）５． Ｄ６・−・ ダイオード、ＰＨ１
，ＰＨ１’・・・フォトカプラ。 特許出願人 冨士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）串 ％ 弁理士山口昭之 第１図 ２ 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、 ベースおよびエミッタがそれぞれ共通接続された
第１および第２のトランジスタを有する第１のカレント
ミラー回路と、ベースおよびエミッタがそれぞれ共通接
続された第３および第４のトランジスタを有する第２の
カレントミラー回路とを具備し、第１および第２のトラ
ンジスタのエミッタは一方の伝送線に接続され、第６お
よび第４のトランジスタのエミッタは他方の伝送線に接
続され、第１のトランジスタのコレクタは第１および第
２のトランジスタに接続されるとともに抵抗を介して前
記他方の伝送線に接続され、かつ、第２のトランジスタ
のコレクタと第６のトランジスタのコレクタは共通接続
されるとともに第６および第４のトランジスタのベース
に接続されているととを特徴とする回線閉塞回路。 ２ 該第２のトランジスタのコレクタ電流は該第１のト
ランジスタのコレクタ電流よりも大きく、または、該第
４のトランジスタのコレクタ電流は該第６のトランジス
タのコレクタ電流よシも大きく設定されていることを特
徴とする特許請求の範囲第１項に記載の回線閉塞回路。 ３ 該第１および第２のトランジスタはＮＰＮ形トラン
ジスタでありかつ該第３および第４のトランジスタはＰ
ＮＰ形トランジスタであることを特徴とする特許請求の
＠門弟１項または第２項に記載の回線閉塞回路。 ４、該第１および１２のトランジスタはＰＮＰ形トラン
ジスタであシかつ該第３および第４のトランジスタはＮ
ＰＮ形トランジスタであることを特徴とする特許請求の
範囲第１項または第２項に記載の回線閉塞回路。 ５、 該ｍ４のトランジスタのコレクタと該一方の伝
送線との間に７オトカプラの入力端子を接続したことを
特徴とする特許け０求の範囲第１項に記載の回線閉塞回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15290381A JPS5854772A (ja) | 1981-09-29 | 1981-09-29 | 回線閉塞回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15290381A JPS5854772A (ja) | 1981-09-29 | 1981-09-29 | 回線閉塞回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854772A true JPS5854772A (ja) | 1983-03-31 |
Family
ID=15550646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15290381A Pending JPS5854772A (ja) | 1981-09-29 | 1981-09-29 | 回線閉塞回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854772A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5154272A (en) * | 1990-04-18 | 1992-10-13 | Kabushiki Kaisha Nippon Conlux | Controller for an automatic vending machine |
| US6601686B1 (en) | 1999-07-12 | 2003-08-05 | Kabushiki Kaisha Nippon Conlux | Vending machine |
-
1981
- 1981-09-29 JP JP15290381A patent/JPS5854772A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5154272A (en) * | 1990-04-18 | 1992-10-13 | Kabushiki Kaisha Nippon Conlux | Controller for an automatic vending machine |
| US6601686B1 (en) | 1999-07-12 | 2003-08-05 | Kabushiki Kaisha Nippon Conlux | Vending machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709010B1 (en) | Power coupler for coupling power from a transmission line to a node thereon | |
| US11038490B2 (en) | Active gyrator circuit in one-pair ethernet with PoDL | |
| US5940498A (en) | Electronic voice circuit configuration | |
| EP0661864A1 (en) | Battery feed for telephone line cards | |
| JPS5854772A (ja) | 回線閉塞回路 | |
| JPH10271043A (ja) | アナログ信号伝送回路 | |
| US3562561A (en) | Shunt-type negative impedance converter with both short and open circuit stability | |
| EP0237652A1 (en) | AC current sensing circuit | |
| US4767980A (en) | Inductance multiplier circuit | |
| US3812292A (en) | Digital communication system | |
| JPH0339426B2 (ja) | ||
| TW457801B (en) | Electronic inductor with transmit signal telephone line driver | |
| JPS5853542B2 (ja) | 加入者回線用の電子電話回路 | |
| US4046968A (en) | Integrable line circuit for use with miniature line transformer | |
| US5347575A (en) | Circuit to detect the hook status and ringing at the CPE end of a telephone network | |
| US6563924B1 (en) | Subscriber matching circuit for electronic exchange | |
| JPS58501610A (ja) | 通信ラインのための検出回路 | |
| US8030966B2 (en) | Very high efficiency transmission line driver | |
| US3443237A (en) | Balanced to unbalanced transistor amplifier | |
| US3418561A (en) | Solid-state filter circuit | |
| JPH01503750A (ja) | スイッチング共振によるデータ伝送 | |
| US4622442A (en) | Electronic hybrid having synthesized impedance circuitry | |
| JPH0336859A (ja) | 電話機用電源回路 | |
| US3701955A (en) | Delay equalizing amplifier having bridge circuit input | |
| JP2896076B2 (ja) | 極性反転検出回路 |