JPS585437B2 - Ｅｌ ソシノヨミダシソウチ - Google Patents

Description

【発明の詳細な説明】 発明の梗概 本発明は記憶特性のあるＥＬ素子の記憶読出し装置に係
る。

印加電圧と発光輝度との間に履歴特性のある薄膜ＥＬ表
示素子の分極電流を検出して該素子の記憶内容を知る回
路に於て、確実に読出す改良をほどこした装置を提供す
るものである。

発明の由来 ＥＬ表示素子の構造を簡単に説明する。

まずガラス基板の上に透明電極を配置する。

その上にＹ２Ｏ３等の誘電物質、ＭＮをドープしたＺＮ
Ｓ等より成る螢光層、更にこの上に誘電物質をこの順に
形成する。

これら各層は蒸着法、スパッタ法により順次被着して形
成される。

このような二層に誘電物質を被着させたＥＬ素子は記憶
作用をもつので、書込みパルスにより書込まれ、または
消去パルスにより消去された記憶特性を有するＥＬ素子
の状態は、適当なレベルの維持駆動波を印加することに
より、維持しつづけることができる。

薄膜ＥＬ素子は一種の容量性素子と考えられるので、電
圧印加時には変位電流が流れるが、この素子が発光して
いるときにはこの変位電流に更に発光輝度に応じた電流
が重畳して流れる。

この電流を分極電流と呼ぶ。

実際には消去状態時に於ても多少のバックグランドの浮
上りがあるので、それに対応してわずかの分極電流が流
れるが、このわずかの分極電流を加えた変位電流をここ
では単に変位電流と謂うことにする。

例えば第１図ａに示すような電圧波形がＥＬ素子に印加
されたとき、該素子を流れる電流は消去状態には第１図
すに実線１１で示すように変位電流の波形を示すが、発
光状態時には破線１２で示すように、これに分極電流を
重畳した波形を示す。

本発明は上記の事実に基いて薄膜ＥＬ素子に流れる電流
と、素子の外側で別につくった変位電流相当の電流とを
比較して分極電流分をとりだす方法を用いることを特徴
とする。

以下、実施例を用いて更に詳細に説明する。

好ましい実施例 この実施例はアナログ的方法で本発明の要旨を実現しよ
うとするものであって、ＥＬ素子と、該ＥＬ素子の消去
状態時での等価回路とを並列に並べ、その出力信号を比
較することを特徴とする。

第２図に小信号に対するＥＬ素子の等価回路の一例を示
す。

本図の如く、抵抗Ｒ２１とコンデンサＣ２２との並列接
続体に別のコンデンサＣ２３を直列接続した回路で表さ
れる。

ｌＸ８．５ｍｍの短冊形の素子に対して例えば、 Ｃ２２〜３ｐＦ、Ｃ２３〜２００ｐＦ、Ｒ２１〜ＩＯＫ
Ωであった。

この素子の透明電極はネサ膜である。最近はＩｎ２Ｏ３
を用いることが多いのでこのと数が１０Ｋｆｚのとき、 となるので、Ｃ２２，Ｒ２１の並列体はコンデンサＣ２
３に対して無視できる。

すなわち１０ ＫＨｚ以下の周波数では２００ｐＦ（２
５ｐＦ／ｍｍ２）のコンデンサで等測的に表わせる。

第３図に示す実施例に於ては、以上の考察からＥＬ素子
の等価回路はコンデンサ５０であられしている。

コンデンサ５０と負荷インピンダンス（例えば抵抗）６
０との接続体は、ＥＬ素子３０と負荷インピーダンス（
例えば抵抗）４０との接続体と並列に接続され、夫々の
負荷抵抗４０．６０の接続点からの出力が差動アンプ７
０こ入力されている。

この差動アンプの出カフ１が分極電流をあられす。

抵抗６０は消去状態時に出カフ１が０となるように調整
できるように可変抵抗となっているが、あらかじめ適当
な値に設定されていれば勿論固定抵抗でもよい。

また差動アンプ７０のかわりにトランスを用いてもよい
。

ＥＬ素子３０及びコンデンサ５０には電圧波形を印加す
る電源８０が接続されている。

このような等価回路を用いず、ＲＯＭを用いてアナログ
的に信号処理する方法もある。

第４図にその実施例を図示する。

本図に於て消去状態時の変位電流に相当する電流を出力
する回路９０は、電源８０によりトリガされて必要な数
のクロックパルスを出力するクロックジェネレータ９１
の出力するパルスを計数してＲＯＭ９３の番地指定をす
るカウンタ９２さ、カウンタ９２により番地指定されて
その番地にはいっている消去状態時の変位電流値をディ
ジタル的に出力するＲＯＭ９３と、最後にＲＯＭ９３よ
りの出力をアナログ量に変換するＤ／Ａコンバータ９４
とより成る。

このＤ／Ａコンバータ９４の出力電流を負荷抵抗６０で
電圧値に変換して差動アンプの一方の端子に入力する。

この負荷抵抗が可変になっているのは前の実施例と同じ
理由による。

ＲＯＭ９３はプログラマブルＲＯＭを用いるのが好まし
い。

このＲＯＭ９３に専用の書込み装置により、消去状態時
の抵抗４０の両端の電圧を図示しないＤ／Ａコンバータ
でディジタル変換して書込んでおく。

即ち第０番地には最初のクロックでのサンプリング値が
Ｄ／Ａコンバータの変換ビット数と同じビット数の２進
附号で書込まれ、第１番地にはｉ番目のサンプリング値
が２進附号で書込まれている。

このクロックは第５図に示す如くＥＬに電流が流れてい
る期間、印加されている。

読出すときは印加電圧の変化によってトリガされるクロ
ックジェネレータ９１の発するクロックをカウンタ９２
で計数し、この計数した値で番地指定してＲＯＭ９３の
内容を読みだし、読みだした値をアナログ量にもどして
、これと実際にＥＬ素子３０にながれる電流とを差動ア
ンプ１０で比較して分極電流を検出する。

この実施例は前の実施例のように簡単な回路で等測的に
あられせないときに有効であり、具体的には上限の周波
数が１０ＫＨｚ以上のときや消去時の分極電流が無視で
きない程太きいときに用いられる０ 以上の説明に於て印加電圧としては、維持駆動波をその
まま用いてもよいが、維持駆動波のあいまに適切な波形
の読出し電圧を重畳してこれで読出すこともできる。

発明の効果 以上詳細に説明したように、本発明に於ては、ＥＬ素子
にＥＬ素子の消去状態時の電流を流す回路を並列接続し
、夫々の差をとって発光状態又は消去状態であることを
読みだすので、読出しが容易であって且つ正確となる。

本発明によって、記憶特性を有するＥＬ素子の実用的な
読出しがはじめて可能さなった。

【図面の簡単な説明】

第１図は印加電圧ａとＥＬ素子に流れる電流すとの時間
関係図、第２図はＥＬ素子の小信号等価回路図、第３図
は本発明の一実施例の回路図、第４図は他の実施例のブ
ロック化回路図、第５図はこの実施例の時間関係図で、
ａは印加電圧、ｂは消去状態時のＥＬに流れる電流、Ｃ
はクロックを夫々表わす。 ３０・・・・・・ＥＬ素子、４０・・・・・・負荷イン
ピーダンス、５０・・・・・・ＥＬ素子を等倒曲にあら
れすコンデンサ、６０・・・・・・負荷インピーダンス
、７０・・・・・・差動アンプ、８０・・・・・・読出
し駆動波を印加する電源、９０・・・・・・消去状態時
にＥＬ素子に流れる電流を出力する回路。

Claims (1)

【特許請求の範囲】
1. １ 電圧印加に応答して発光状態では変位電流に重畳し
   た分極電流が流れ、消去状態では変位電流が流れる容量
   性ＥＬ素子に於いて、該ＥＬ素子に負荷インピーダンス
   を直列接続した第１の接続体と、消去状態で流れる変位
   電流に相当する電流を出力する回路に負荷インピーダン
   スを直列接続した第２の接続体と、前記第１及び第２の
   接続体のそれぞれの負荷インピーダンスの接続点からの
   出力を比較する比較回路と、前記第１の接続体と第２の
   接続体を並列接続しその接続点に読み出し用駆動電圧を
   印加する給電手段と、を具備して成り、前記比較回路か
   らの出力で前記ＥＬ素子の分極電流を検出することを特
   徴とするＥＬ素子の読出し装置。