JPS5852842A - 半導体ウエハの搬送方式 - Google Patents
半導体ウエハの搬送方式Info
- Publication number
- JPS5852842A JPS5852842A JP14951681A JP14951681A JPS5852842A JP S5852842 A JPS5852842 A JP S5852842A JP 14951681 A JP14951681 A JP 14951681A JP 14951681 A JP14951681 A JP 14951681A JP S5852842 A JPS5852842 A JP S5852842A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- card
- carrier
- processing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 39
- 239000000969 carrier Substances 0.000 claims abstract description 7
- 235000012431 wafers Nutrition 0.000 claims description 40
- 230000032258 transport Effects 0.000 claims 2
- 230000009191 jumping Effects 0.000 abstract description 2
- 241000257465 Echinoidea Species 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004801 process automation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体ウエノ１の搬送方式≦二係り、特に半
導体ウェハに複数次の処理を糺す処理工程じおける各処
理装置…ｊの搬送方式の改良に関する。
導体ウェハに複数次の処理を糺す処理工程じおける各処
理装置…ｊの搬送方式の改良に関する。
半導体ウニへの処理工程菖；は、例えば洗浄、気相成長
、・写真蝕刻、不純物拡散等があり、しかもこれらの間
を何回も往復させて所望の処理工程が達成されるものが
多い。このため、多数の半導体ウェハな製造単位に区分
し、２０〜３０枚を１０ツトとしてこれをキャリヤ（−
収納し、さらに製造工程間を搬送し、あるいは一時貯蔵
する場合等ｇ：は半導体ウニ・ハを収納した前記キャリ
ヤをさら一；キャリヤ・ケースＣ二内装し、０ツトの区
分等を記入したシートをキャリヤ・ケース１：付設して
いた０この場合、キャリヤおよびキャリヤ・ケースは半
導体ウニへＣ二施す処理の種類によって異なるものが用
いられていた。すなわち、洗浄（ｔ、純水）の場合６二
は半導体クエハを後に説明する第２図−二示すキャリヤ
（−装填したままで施すが、不純物拡散部の場合にはキ
ャリヤのままでは行なえないので別の専用キャリヤ易；
移し替えて行ない、完了後に移し替えるキャリヤは次ｆ
：施される工＠雇二よって足められる。よって、シート
はキャリヤ・ケースの構造５二よって収められる場所が
相違するのでシートの移送における建スにより前後のロ
ット間でシートが混合するなどの事故につながる。次６
二キヤリヤ、キャリヤ・ケースについて図面を参照して
詳細に説明する。第１図は半導体ウェハ（１）の正面図
で、周縁の一部に直線状に切欠されたオリエンテーショ
ンフラット（１ａ）がある。上記半導体ウェハは第２図
冨二示すキャリヤ（２）の平行板部（２ａ）。
、・写真蝕刻、不純物拡散等があり、しかもこれらの間
を何回も往復させて所望の処理工程が達成されるものが
多い。このため、多数の半導体ウェハな製造単位に区分
し、２０〜３０枚を１０ツトとしてこれをキャリヤ（−
収納し、さらに製造工程間を搬送し、あるいは一時貯蔵
する場合等ｇ：は半導体ウニ・ハを収納した前記キャリ
ヤをさら一；キャリヤ・ケースＣ二内装し、０ツトの区
分等を記入したシートをキャリヤ・ケース１：付設して
いた０この場合、キャリヤおよびキャリヤ・ケースは半
導体ウニへＣ二施す処理の種類によって異なるものが用
いられていた。すなわち、洗浄（ｔ、純水）の場合６二
は半導体クエハを後に説明する第２図−二示すキャリヤ
（−装填したままで施すが、不純物拡散部の場合にはキ
ャリヤのままでは行なえないので別の専用キャリヤ易；
移し替えて行ない、完了後に移し替えるキャリヤは次ｆ
：施される工＠雇二よって足められる。よって、シート
はキャリヤ・ケースの構造５二よって収められる場所が
相違するのでシートの移送における建スにより前後のロ
ット間でシートが混合するなどの事故につながる。次６
二キヤリヤ、キャリヤ・ケースについて図面を参照して
詳細に説明する。第１図は半導体ウェハ（１）の正面図
で、周縁の一部に直線状に切欠されたオリエンテーショ
ンフラット（１ａ）がある。上記半導体ウェハは第２図
冨二示すキャリヤ（２）の平行板部（２ａ）。
（２ｂ）の内対面に対応して設けられた複数対の溝（３
ａ）、 （３ｂ）−・によって支持され、第３図に示す
各処理工程Ａｌ・・・ムＮ＋Ｂｌ・・・ＢＮ ｅ ｃｌ
＋＋ ＯＨで処理が施されるものである。この各処理
工程は例えばムト−ハが写真蝕刻、Ｊ−ＢＭがエツチン
グ、Ｃ１−０Ｎが不純物拡散であり、Ａ＠＊ Ｂｌ＋
ｃｆｉは上記各々の第２次処理工程、以降ムＭ ｅ Ｂ
Ｍ ＠ ｏＮ Ｃ至るＮ次の処理工程が用意され、半導
体ウェハＣ：要求される処理の種類に対応して選択し、
あるいは重複するなど任意のコースで施される。四回区
二は各種の矢印でコースを例示している。次の第４図に
半導体ウェハを各処理工程間、または処理装置の間を搬
送し、あるいは工程間に貯蔵する際Ｃ二相いられるキャ
リヤ・ケース（６）を示す。図においてｓ （１） ＊
＜ｉ）・−・は半導体ウェハ、（２）はキャリヤ％
（５ａ）はキャリヤ・クースーの例えば側ｍｔ＝設けら
れたカードポケットで、キャリヤ・ケースに内装された
半導体ウニへ群の品種、ロフト番号、処理工程、処理条
件およびそのロフトの履歴等が所定の順序と方式６−従
って記録されている方形のシート（６）が挿入されるよ
うになっている。
ａ）、 （３ｂ）−・によって支持され、第３図に示す
各処理工程Ａｌ・・・ムＮ＋Ｂｌ・・・ＢＮ ｅ ｃｌ
＋＋ ＯＨで処理が施されるものである。この各処理
工程は例えばムト−ハが写真蝕刻、Ｊ−ＢＭがエツチン
グ、Ｃ１−０Ｎが不純物拡散であり、Ａ＠＊ Ｂｌ＋
ｃｆｉは上記各々の第２次処理工程、以降ムＭ ｅ Ｂ
Ｍ ＠ ｏＮ Ｃ至るＮ次の処理工程が用意され、半導
体ウェハＣ：要求される処理の種類に対応して選択し、
あるいは重複するなど任意のコースで施される。四回区
二は各種の矢印でコースを例示している。次の第４図に
半導体ウェハを各処理工程間、または処理装置の間を搬
送し、あるいは工程間に貯蔵する際Ｃ二相いられるキャ
リヤ・ケース（６）を示す。図においてｓ （１） ＊
＜ｉ）・−・は半導体ウェハ、（２）はキャリヤ％
（５ａ）はキャリヤ・クースーの例えば側ｍｔ＝設けら
れたカードポケットで、キャリヤ・ケースに内装された
半導体ウニへ群の品種、ロフト番号、処理工程、処理条
件およびそのロフトの履歴等が所定の順序と方式６−従
って記録されている方形のシート（６）が挿入されるよ
うになっている。
上１：述ぺた従来の搬送方式は工程の自動化に適さない
上に、各処理装置の制御、工程条件の制御、工程管理等
をコンピュータで行なわせるのに重大な障害がある。す
なわち、コンピュータを使用する場合においても、従来
のような管理のためのシート≦二替わるものが必簀であ
り、コンピュータの端末からその半導体ウェハのロット
の品種、履歴等を知らせるため（：ｐット名を読ませな
ければならない。
上に、各処理装置の制御、工程条件の制御、工程管理等
をコンピュータで行なわせるのに重大な障害がある。す
なわち、コンピュータを使用する場合においても、従来
のような管理のためのシート≦二替わるものが必簀であ
り、コンピュータの端末からその半導体ウェハのロット
の品種、履歴等を知らせるため（：ｐット名を読ませな
ければならない。
この発明は上記従来の方式の欠点を改良するためＣ二な
されたもので、多数の半導体ウェハを製造単位に区分し
たｐット毎Ｉ：キャリャ区二収納しカードを付して各処
理装置間を搬送する半導体フェノ・の搬送方式において
、カードを半導体ウェハと同じ大きさおよび型ｉ：影形
成るとともにこのカード葛二ロットを表示するパンチ孔
な般社、このカードを半導体ウェハの１枚分としてキャ
リヤに二並べられ起生導体ウニへ群の両端１−挿入し、
さらＣ１各処理装置区二カードの読取・制御およびカー
ドへの記録装置を併設し、この処理装置に搬送されたキ
ャリヤからカードを採取し読取り制御を施すことを特徴
とするものである。以下にこの発明を１実施例Ｃ二つき
図面を参照して詳ＩＡ＋＝説明する０まず、この発明の
方式Ｃ二相いられるカード１二つき第５図ないし第８図
によって説明する。カード（７）は半導体ウェハとほぼ
同型、すなわち、直径、板厚などを等しく形成した合成
樹脂、またはステンレスの円板で、キャリヤ内に半導体
ウエノ＼の１枚分として収納できる。また、第６図５ｊ
Ｉ７図に示すよう感ユ、単列または複数列孤二穿孔を施
し、孔（７ａ）、 （７１″）・・・をはしめ（７１）
、または（７Ｃ）等によって品種、ロフト番号、工程（
処理の種類）、処理の条件等を表わし、また社、読取り
のスタートドツト、穿孔群の中央表示等をする。上記穿
孔は各工程、処理毎６二施し、あるいは読取りしてのち
に述べる中央処理装置（ＣＰＵと略称）６二情報が入力
される。なお、第７図に示すようｌ二手導体ウェハのオ
リエンテーションフラットに和尚する切欠（８）を設け
ることによって上記スタートドツトや穿孔群の中央表示
（第７図（７０）、 （７１）） ）等の穿孔を省略す
ることもできる。次Ｉ：、上記カードは第９図感二示す
ような各種の処理工程ムｌ−”ムＭ＊Ｂｌ・・・ｂ、＠
、 Ｃ１−・、ＯＭｅ−’を順次、または例えにムｌ
−＋ Ｂｌ→Ｃ１→ムｌの如く重被し、または例えば
ムｌ ｎ ０１の如く跳躍したり所望に工程を願めるに
あたって、各工程藝二設けられたセンサー１．センサー
２等で工程１−おける要目を穿孔し、読取ってこのデー
タをＣＰＨに送りメ篭りする。なお、カードの穿孔に対
する読取りＦｉ第１θ図番：示すような各穿孔に個々ｌ
二対応する配置の発光素子（９ａ）＝ （９ｂ） ”を
備えた発光部（２）がこれと１ｊｌｌｉの配置の受光素
子群を備えた受光部（図示省略）との間−二カードを挿
入し、例えば第１１図Ｃ示される穿孔群によって０１１
０１１を表わす読取りが達成される。例えば左からＩ１
１査目の１０”は材質を示しシリコン、第２番目の“１
”は導を型を示しＮ型のよう（二きめておく。
されたもので、多数の半導体ウェハを製造単位に区分し
たｐット毎Ｉ：キャリャ区二収納しカードを付して各処
理装置間を搬送する半導体フェノ・の搬送方式において
、カードを半導体ウェハと同じ大きさおよび型ｉ：影形
成るとともにこのカード葛二ロットを表示するパンチ孔
な般社、このカードを半導体ウェハの１枚分としてキャ
リヤに二並べられ起生導体ウニへ群の両端１−挿入し、
さらＣ１各処理装置区二カードの読取・制御およびカー
ドへの記録装置を併設し、この処理装置に搬送されたキ
ャリヤからカードを採取し読取り制御を施すことを特徴
とするものである。以下にこの発明を１実施例Ｃ二つき
図面を参照して詳ＩＡ＋＝説明する０まず、この発明の
方式Ｃ二相いられるカード１二つき第５図ないし第８図
によって説明する。カード（７）は半導体ウェハとほぼ
同型、すなわち、直径、板厚などを等しく形成した合成
樹脂、またはステンレスの円板で、キャリヤ内に半導体
ウエノ＼の１枚分として収納できる。また、第６図５ｊ
Ｉ７図に示すよう感ユ、単列または複数列孤二穿孔を施
し、孔（７ａ）、 （７１″）・・・をはしめ（７１）
、または（７Ｃ）等によって品種、ロフト番号、工程（
処理の種類）、処理の条件等を表わし、また社、読取り
のスタートドツト、穿孔群の中央表示等をする。上記穿
孔は各工程、処理毎６二施し、あるいは読取りしてのち
に述べる中央処理装置（ＣＰＵと略称）６二情報が入力
される。なお、第７図に示すようｌ二手導体ウェハのオ
リエンテーションフラットに和尚する切欠（８）を設け
ることによって上記スタートドツトや穿孔群の中央表示
（第７図（７０）、 （７１）） ）等の穿孔を省略す
ることもできる。次Ｉ：、上記カードは第９図感二示す
ような各種の処理工程ムｌ−”ムＭ＊Ｂｌ・・・ｂ、＠
、 Ｃ１−・、ＯＭｅ−’を順次、または例えにムｌ
−＋ Ｂｌ→Ｃ１→ムｌの如く重被し、または例えば
ムｌ ｎ ０１の如く跳躍したり所望に工程を願めるに
あたって、各工程藝二設けられたセンサー１．センサー
２等で工程１−おける要目を穿孔し、読取ってこのデー
タをＣＰＨに送りメ篭りする。なお、カードの穿孔に対
する読取りＦｉ第１θ図番：示すような各穿孔に個々ｌ
二対応する配置の発光素子（９ａ）＝ （９ｂ） ”を
備えた発光部（２）がこれと１ｊｌｌｉの配置の受光素
子群を備えた受光部（図示省略）との間−二カードを挿
入し、例えば第１１図Ｃ示される穿孔群によって０１１
０１１を表わす読取りが達成される。例えば左からＩ１
１査目の１０”は材質を示しシリコン、第２番目の“１
”は導を型を示しＮ型のよう（二きめておく。
次ｉ：この発明で、カードをキャリヤに並べられた半導
体ウェハ群の両端５二挿入している。これは第１２図１
；示すように、１つの処理工程について処理装置頓に読
取り装置（１０ａ）等が併設されており、この読取り装
置（１０ａ）にキャリヤ■に装填された多数の半導体ウ
ェハ（１） Ｉ ＜１′）−・・を順次押し出して供給
し、処理完了後は同じ型のキャリヤ（至）に装填される
のであるが、フォトレジストの塗布、焼付、現像等の工
程などではローダ側のキャリャホ）の下部の半導体ウェ
ハから押出し、処理後はアンローダ側のキャリヤ（至）
にその上部から装填して行くようになっている。すなわ
ち、四−ダ側とアンローダ側とではキャリヤ中の半導体
ウェハの順序が逆になる。このため、１つのロットに１
方の端の半導体ウェハの代わりＣニカードを挿入した場
合には１回の上記処理を経過すると上端に挿入したもの
が下端になる。したがって処理工程が偶数同胞されるか
、奇数回のときは入れ換えを施すかすれば復元できるが
工程の管理上（例えばＣＰＨにおける操作）に問題があ
る。そこで上記問題に対し本発明はキャリヤの両端、す
なわち、上端と下端とにカードを挿入させて解決した。
体ウェハ群の両端５二挿入している。これは第１２図１
；示すように、１つの処理工程について処理装置頓に読
取り装置（１０ａ）等が併設されており、この読取り装
置（１０ａ）にキャリヤ■に装填された多数の半導体ウ
ェハ（１） Ｉ ＜１′）−・・を順次押し出して供給
し、処理完了後は同じ型のキャリヤ（至）に装填される
のであるが、フォトレジストの塗布、焼付、現像等の工
程などではローダ側のキャリャホ）の下部の半導体ウェ
ハから押出し、処理後はアンローダ側のキャリヤ（至）
にその上部から装填して行くようになっている。すなわ
ち、四−ダ側とアンローダ側とではキャリヤ中の半導体
ウェハの順序が逆になる。このため、１つのロットに１
方の端の半導体ウェハの代わりＣニカードを挿入した場
合には１回の上記処理を経過すると上端に挿入したもの
が下端になる。したがって処理工程が偶数同胞されるか
、奇数回のときは入れ換えを施すかすれば復元できるが
工程の管理上（例えばＣＰＨにおける操作）に問題があ
る。そこで上記問題に対し本発明はキャリヤの両端、す
なわち、上端と下端とにカードを挿入させて解決した。
この発ＦＩＡ≦二よれば、半導体ウェハを収納したキャ
リヤビニおける半導体ウニ６群の両端の１枚ずつをカー
ド５二置換することＩ：よって、工程間はもとより、工
程中もカードが半導体ウェハと共に行動する。従って従
来のシートやカードにしばしば見られた挿入間違い、紛
失等が皆無になり、工程の自動化（無人化）の達成に著
効がある。さらにキャリヤに装填された半導体ウニ６群
の両端にカードがあるため、処理６二よってローダ側と
アンローダ側とで半導体ウェハの順序が入れ替わる装置
でも、順序が入れ替わる装置と入れ替わらない装置とが
混在した工程でも、カードとカードとの間に所在する半
導体ウニ６群が１０ツトであるとするので全く支障なく
適用できる。次を二はＣＰＵＣよってある半導体クエへ
のロフトが工程のどとｃ：ｌ−あるか、ある工程の加工
数が何個直二達したがなども迅速ｇ二検出でき、工程の
管理がきわめて容易になるなどの利点を備える。さらに
、この発明は実施にあたって従来のキャリヤがそのまま
使用でき経済面でも有利である。
リヤビニおける半導体ウニ６群の両端の１枚ずつをカー
ド５二置換することＩ：よって、工程間はもとより、工
程中もカードが半導体ウェハと共に行動する。従って従
来のシートやカードにしばしば見られた挿入間違い、紛
失等が皆無になり、工程の自動化（無人化）の達成に著
効がある。さらにキャリヤに装填された半導体ウニ６群
の両端にカードがあるため、処理６二よってローダ側と
アンローダ側とで半導体ウェハの順序が入れ替わる装置
でも、順序が入れ替わる装置と入れ替わらない装置とが
混在した工程でも、カードとカードとの間に所在する半
導体ウニ６群が１０ツトであるとするので全く支障なく
適用できる。次を二はＣＰＵＣよってある半導体クエへ
のロフトが工程のどとｃ：ｌ−あるか、ある工程の加工
数が何個直二達したがなども迅速ｇ二検出でき、工程の
管理がきわめて容易になるなどの利点を備える。さらに
、この発明は実施にあたって従来のキャリヤがそのまま
使用でき経済面でも有利である。
第１図は半導体ウェハの正面図、第２図はキャリヤの斜
視図、第３図は半導体ウェハ≦二対する処理工程を示す
ブロック図、第４図はキャリヤケースの斜視図、第５図
以降はこの発明に係り、＃１５図は半導体ウェハ、カー
ドを内装したキャリヤの斜視図５１ｇ５図ないし第８図
はいずれも夫々が１実施例のカードの正面図、第９図は
半導体ウニへｇ二対する処理工程を示すブロック図、第
１０図はカード読取りのための発光部の正面図、第１１
図はカードの正面図、第１２図は処理装置におけるキャ
リヤのｐ−ダ側とアンローダ側での動作を説明するため
の処理装置の側面図である。 １．１′−半導体ウェハ ｇ キャリヤ ２′ ローダ側のキャリヤ ２１ ７ンロ一ダ個のキャリヤ４ａ、 ４ａ
ｊ −４ｂ −４ｃ − 半導体ウェハの地理工程 ７ カード ７ａｓ ７ａ −７ｂ、 ７ｃ カードの穿孔 ２ 発光部 代理人弁理士 井 上 −男 第１図 第３図 第５図 第９図 第１０図 第１２図
視図、第３図は半導体ウェハ≦二対する処理工程を示す
ブロック図、第４図はキャリヤケースの斜視図、第５図
以降はこの発明に係り、＃１５図は半導体ウェハ、カー
ドを内装したキャリヤの斜視図５１ｇ５図ないし第８図
はいずれも夫々が１実施例のカードの正面図、第９図は
半導体ウニへｇ二対する処理工程を示すブロック図、第
１０図はカード読取りのための発光部の正面図、第１１
図はカードの正面図、第１２図は処理装置におけるキャ
リヤのｐ−ダ側とアンローダ側での動作を説明するため
の処理装置の側面図である。 １．１′−半導体ウェハ ｇ キャリヤ ２′ ローダ側のキャリヤ ２１ ７ンロ一ダ個のキャリヤ４ａ、 ４ａ
ｊ −４ｂ −４ｃ − 半導体ウェハの地理工程 ７ カード ７ａｓ ７ａ −７ｂ、 ７ｃ カードの穿孔 ２ 発光部 代理人弁理士 井 上 −男 第１図 第３図 第５図 第９図 第１０図 第１２図
Claims (1)
- 多数の半導体ウェハを製造単位６−区分したロット毎５
ニキャリャｉ二収納しカードを付して各処理装置間を搬
送する半導体ウニ／％の搬送方式５二おいて、カードを
半導体ウェハと同じ大きさおよび型≦二形成するととも
にこのカードにロットを表示するパンチ孔な般社、この
カードを半導体ウェハの１枚分としてキャリヤに蓋べら
れた半導体ウエノＳ群の両端着二挿入し、さら（二、各
処理装置じカードの読取・制御およびカードへの配置装
置を併設し、この処理装置に搬送されたキャリヤからカ
ードを採取し読堆り制御を施すことを特徴とする半導体
ウェハの搬送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14951681A JPS5852842A (ja) | 1981-09-24 | 1981-09-24 | 半導体ウエハの搬送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14951681A JPS5852842A (ja) | 1981-09-24 | 1981-09-24 | 半導体ウエハの搬送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852842A true JPS5852842A (ja) | 1983-03-29 |
Family
ID=15476840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14951681A Pending JPS5852842A (ja) | 1981-09-24 | 1981-09-24 | 半導体ウエハの搬送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62118704U (ja) * | 1986-01-21 | 1987-07-28 |
-
1981
- 1981-09-24 JP JP14951681A patent/JPS5852842A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62118704U (ja) * | 1986-01-21 | 1987-07-28 | ||
| JPH0520563Y2 (ja) * | 1986-01-21 | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1568854A (en) | Automated integrated circuit manufacturing system | |
| EP1224690A2 (de) | Anlage zur bearbeitung von wafern | |
| JPS60100450A (ja) | 半導体ウエーハ装着及び切断装置 | |
| US6756796B2 (en) | Method of search and identify reference die | |
| US6584371B1 (en) | Method and apparatus for process control of semiconductor device fabrication line | |
| JPS5852842A (ja) | 半導体ウエハの搬送方式 | |
| US6593154B2 (en) | Apparatus and method for controlling semiconductor manufacturing system utilizing recycled wafers | |
| US6809510B2 (en) | Configuration in which wafers are individually supplied to fabrication units and measuring units located in a fabrication cell | |
| US6551048B1 (en) | Off-load system for semiconductor devices | |
| JPS5852841A (ja) | 半導体ウエハの搬送方式 | |
| Verhoeff | The Delft circulation system | |
| JP2019167184A (ja) | 置場管理方法 | |
| JPH04273115A (ja) | ロット編成方法および装置 | |
| JP2850018B2 (ja) | 半導体基板の連続処理システム | |
| JP3267266B2 (ja) | カセットストッカー及び半導体装置の製造方法 | |
| TW557480B (en) | Automatic wafer sorting system and method | |
| JPH01179413A (ja) | 拡散炉ウエハハンドラ装置 | |
| JP2970308B2 (ja) | 半導体製造装置におけるウェーハ一括搬送用ロボットアームのフィンガ取付構造 | |
| JP2614020B2 (ja) | 半導体ウェハの統合方法 | |
| JPS59117130A (ja) | ロ−ド・アンロ−ド装置 | |
| JPS63168076A (ja) | プリント基板供給方法 | |
| JP3000624B2 (ja) | カセットストッカー | |
| JP2000216070A (ja) | 識別ナンバ―付き半導体ウェ―ハ | |
| JP3166923B2 (ja) | セラミック積層電子部品の製造方法 | |
| JPS6255135A (ja) | 刷版移送機 |