JPS58501530A - 加入者ル−プインタフエ−ス回路用平衡電流倍率器回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 加入者ループインタフェース 回路用平衡電流倍率器回路 発明の背景 発明の分野 本発明は電流倍率器（ｍｕｌｔｉｐｌｉｅｒ　）回路に関するものであり、更に 具体的に云うと加入者ループインタフェース回路（ＳＬＩＣ）により供給される 電圧を平衡させるため５ＬＩＣとともに用いられる平衡倍率器回路に関する。

先行技術の説明 二線入力において二線差分を縦信号の四線一方向単一終端信号に変換、押圧する 信号分離を行なう電話線電話局装置、　ＰＡＢＸ及び加入者搬送装置に一般的に 使用されるバイブリド回路を置換するように設計され、集積回路として、１７！ 造するのに適した５ＬＩＣは周知である。例えば米国特許第４．００４，１０９ 号はそのような５ＬＩＣ全記述している。更に、上述し７ヒ諸機能？備えた５Ｌ ＩＣはＭＣ３４１９として識別される標準品としてモトローラ社により製造され ている。更に、ＭＣ３４１９の動作はモトローラ社に譲渡されている米国特許第 ４，３００，０２３号に開示されている。

ＡＣ信号変換および縦信号抑圧全行う以外にも、５ＬＩＣはＤＣ＠流全二線刀ｎ 人者ループに供給してそこに結合されている特定の負荷に電力を供給しなければ ならない。

例えば、電話機が５ＬＩＣの二線入力に接続されると、ＤＣ線電流は電話機に電 力を供給する。従って５ＬＩＣの１つの重要な側面は、５ＬＩＣの電源電圧に関 連して中心にくるようにされた負荷の中点電圧を維持することである。これは５ ＬＩＣのチップおよびリング端子（二線入力）に現われるＡＣ信号のひずみ全防 止するのに必要なことがあう、このひずみは負荷電圧が電源電圧のいづれか一部 の側にゆがむ（ｓｈｅｗ）と発生する可能性がある。

５ＬＩＣのもう１つの重要な特徴は、その二線人力に現われる縦信号又は共通モ ード信号？抑圧することである。加入者負荷装置が電話線を介して５ＬＩＣのチ ップおよびリング入力に結合されているために、成る種度の縦信号が殆んど必ず と云ってよい程存在する。大部分の５ＬＩＣは濱信号士抑圧するための回路で含 むっ一部の５ＬＩＣ：て辛う１つの間′須：ま、嗜言−号算流か５ＬＩＣ１・こ 工つ供給されるルーズ電流を１えよい場（３・ζ股り５ＬＩＣは正確に動作でき るということである。電話機などの一部のフロ入者装置は電話局に置かれている ５ＬＩＣがら成る程度離れているので、電話線砥抗は５ＬＩＣが供給できる利用 可能な線電流を減少させる。残念ながら縦信号電流は一般に電話線が長くなると 増大する。従って、現代の５ＬＩＣｉ用いると、縦信号ｆ　５ＬＩＣが扱いうる もの以上に大きくする可能性があり、これは望ましくない。

更に、一部の現代の５ＬＩＣは、加入者ルーズへのＤＣ電流金十分に増加させる ために、二線入力と５ＬＩＣとの間で外部に結合されたダーリントントランジス タ全必要とする。従って、加入者ルーズおよび５ＬＩＣは、高電流利得として動 作し、そのような場合には理解されるように発振を起こしやすい。発振２防ぐた めに、５ＬＩＣは一般に１対の周波数補償コンデンサを必要とする。そのような コンデンサに対する必要性は部品数を増やすのみでなく、５ＬＩＣの使用者にと っては金のかかることであシ、このようなここはなくすことが望ましい。

更に上述したように一部のＳ　Ｌ　Ｉ　Ｃは代表的な場合にはＣ回路と云われる 負荷電圧全集中させるための内部回路全方する。この内部回路もまた追刀口の周 波数補償コンデンサＩＣ結曾する定めの追加の外部ビン上必要とアＳ扁利得ルー プ？備えている。更用者にＫＪ丁２ＳＬＩＣの費用？減らすためＶＣは、必要な 外部コンデンサとこもｌこ外部ビン数金減らすことが望ましい。

図面の簡単な説明 第１図は、先行技術５ＬＩＣの簡略化した概略ブロック図である。

第２図は、本発明の１実施例の平衡倍率器回路を含む概略的なブロック図である 。

第３図は、本発明の第２の実施例の平衡倍率器回路の概略的ブロック図である。

発明の要約 従って本発明の目的は改良された５ＬＩＣｉ提供することである。

本発明のもう１つの目的は、平衡電流倍率器回路を有する改良された５ＬＩＣ’ ！ｌ−提供することである。

上記の、およびその他の目的に従い、二線二号向加大者ループ伝送経路と一対の 二線一方向伝送経路との間に結合され、その間において信号変換を行うように適 合された５ＬＩＣが提供されており、この改良は第１および第２加入者ルーズ端 子に結合され前記一方向伝送経路のうちの１つに現われる信号に対応する差分信 号を与えるように適合された平衡電流倍率器回路を含み、前記差分信号は前記電 流倍率器回路に供給される電流のに倍にはマ等１〜い大きさを有し、前記平衡電 流倍率器回路は加入者線ループ負荀中屯電圧を５ＬＩＣに印加される電圧のはマ ーに維持し、５ＬＩＣにより与えられる加入者ループ電流の大きさ金超える電流 量全肩する縦信号を阻止するだめの回路手段金倉む。

好ましい実施例の詳細説明 第１口金参照すると、技術上周知の５ＬＩＣＩＯの簡略化した概略図が示されて いる。ブロック内にあるこれら部品によって示されるように、５ＬＩＣＩＯは集 積回路の形で製作するのに適している。先行技術５ＬＩＣの１例は上述したモト ローラ社のＭＣ３４１９である。５ＬＩＣはチップ（ＴＩＰ）およびリング（Ｒ ＩＮＧ）端子１２および１４における加入者二線二方向信号経路と、端子Ｒｘ１ ６および端子ＴＸ１８における（共通接地＋ｗを有する）１対の二線一方向信号 経路との間に結合されている。５ＬＩＣＩＯは技術上一般にＡ電流ミラーおよび Ｂ電流ミラーと云われている電流ミラーを含む。図示したように、Ｂ１ミラーは チップ端子ｔ−５ＬＩＣ１Ｇの二線出力部分に結合させ、外部ＰＮＰダーリント ントランジスタ美および演算増幅器ｎからなシ、この増幅器ｎの出力は端子別に おいてトランジスタｎのベースに接続されている。演算増幅器ｎの反転入力はト ランジスタ美のエミッタと共に抵抗２６ヲ介して動作電位源９代表的な場合には 大地基準（ｇｒｏｕｎｄ　ｒｅｆｅｒｅｎｃｅ）に結合されている。増幅器ｎの 非反転入力は、トランジスタ（資）および諺から々る厩流ミラー四の出力に結合 されている。トランジスタＩおよび諺のエミッタはそれぞれ抵抗調および３６ヲ 介してｖｃｃに戻される。電流ミラー詔の出力はトランジスタ（９）のエミッタ において取出される。トランジスタ支のコレクタはそのベースに戻され、トラン ジスタあのコレクタに結合されている。トランジスタあのエミッタは端子Ｒｘに 結合され、理解されるようにＲｘおよびＴＸの間に接続された外部抵抗を介して ＤＣ結合されてお夛、このトランジスタのベースはトランジスタ切のエミッタに 結合されている。トランジスタ切のベースは外部ビンに結合されており、このビ ンにおいてアナログ接地が与えられ、そのコレクタはＶＣＣに戻される。

Ｂ１ミラー回路の出力はトランジスタにのコレクタ出力においてチップ端子に接 続されている。

同様に、Ｂ２ミラー回路はリング端子と５ＬＩＣＩＯの二線回路部分との間に結 合され、５ＬＩＣＩＯの外部にあるＮＰＮダーリントントランジスタ４２および 演算増幅器祠を含む。増幅器Ｉの非反転入力はＢ１ミラー回路のトランジスタ（ ９）のコレクタに結合され、抵抗４６ヲ介してｖＥＥに戻されている。増幅器舗 の反転入力はトランジスタ４２のエミッタに結合され、抵抗４８ヲ介してＶＥＥ に戻されてｂる。

１対の電流検出抵抗刃および５２はチップおよびリング端子校および１４にそれ ぞれ接続されている。抵抗刃のもう一部の端は端子間においてＡ１ミラーシの人 力（半円記号で表わされている）に結合されている。抵抗＆のもう一部の端も同 様に端子間においてＡ２　ミラーωの一人力に結合されている。ミラー馴の出力 はＡ３　ミラー心の入力に供給される。Ａ２　ミラーωおよびＡ３　ミラー６２ の両方の出力は一緒に端子Ｔｘに接続されている。

簡単に述べると、負荷がチップ（ＴＩＰ）およびリング（ＲＩＮＧ）に供給され ると、ＤＣ電流が抵抗（資）、５２およびミラー５４．６０に流れる。するとミ ラー（，６０の制御出力はオンとなり、入力電流ｔ−ミラー６２に供給し、その 制御出力をターンオンし、それによシトランジスタあは導通状態になる。この状 態はＢ１およびＢ２　ミラー回路を夕〜ンオンさせて、ループ線電流を負荷に供 給する。所定の電流利得比を用いることによって、抵抗刃。

５２（これらの抵抗は大きな値に！する）によって検出さ′れる僅かな電流は集 積５ＬＩＣチツプ（ｃｈｉｐ）のなかでは最少とされるが、チップ（ＴＩＰ）端 子に供給されるループ電流は負荷を駆動させるのに十分になる。例えば、抵抗比 ’ｉ３４：２６および４６：４８の比率にすることによって、Ｂ１ミラーの電流 利得を一致させることができ、Ｂ１ミラーに供給される電流のに倍にすることが できる。

理想的に云うと、Ｂ１ミラーを介してチップ端子［に供給される電流を負荷を介 して戻し、Ｂ２　ミラーによって引Ａ込むことである。上記の１例として、抵抗 あおよび４６が、抵抗２６および化の９５倍になされると、ループを介する電流 利得は９５になる。

５ＬＩＣＩＯの基本的ＡＣ％性をこ＼で説明する。加入者ループからチップおよ びリング端子νおよび１４に現′われる差分ＡＣ信号に応答して、単一終端（ｓ ｉｎｇｌｅ−ｅｎｄｅｄ）出力信号がＴｘに発生する。チップおよびリングにお ける差分信号は、Ａ１およびＡ２　ミラー聞およびωの入力において２つの位相 はづれ信号として現われる。Ａ１ミラー人力信号はそこからの対応する出力を発 生させ、この出力は入力としてＡ３　ミラーに供給され、反転してその出力に現 われ、そこでＡ２　ミラー（イ）からの対応する出力信号と同位相になって合計 されてＴＸに現われる。

一方向受信経路において受信されＲｘに供給される電流として現われるＡＣ信号 はトランジスタ３８ｔ−通過しＢ１およびＢ２　ミラーによって乗算され、理解 されるようにチップおよびリング端子に差分信号として現われて加入者ループを 駆動させる。

縦信号電流の量が８ＬＩＣによって供給される電流の量を上回ると、上述したよ うに上記の５ＬＩＣＩＯに固有の問題が発生する。縦信号はチップおよびリング に現われる共通モード信号であり、これらの信号は例えば電話線に誘導されるこ とがある。この問題は、演算増幅器２２および朝がそれぞれのダーリントントラ ンジスタ加および４２とともに一方向にのみ導通できる場合に起る。従って、例 えば縦信号が１つの極性をもってチップおよびリングに現われて電流ヲリング端 子から引き出すと、増幅器Ｉが完全に遮断されてしまう時までしか電流は供給さ れない。しかしもし縦信号のピークレベルがループ電流より大であり増幅器躬が ターンオンされると、５ＬＩＣＩＯの動作は悪影響をうける。

第２図金兄ると、上記の問題全解決する一部で、負荷の中点電圧ｋＶｃｃとＶＥ Ｅとの中間に確実に維持する上記に参考のため述べた形の５ＬＩＣが示されてい る。

第１図の同様な部品に対応する第２図の部品は同一参照数字によって示されてい ることを理解すべきである。

第２図の５ＬＩＣ１００は第１図の５ＬＩＣＩＯと同じ方法で差分ＡＣ信号に応 答するが、その５ＬＩＣの縦信号特性は図示した平衡電流倍率器回路によって変 更されている。

図示されているように、増幅器ｎの出力は、ＰＮＰダーリントントランジスタ加 の代わりに用すられているＮＰＮトランジスタ１０２のベースに外部端子にお− て接続されている。トランジスタ１０２のコレクタはＶＣＣに戻され、そのエミ ッタはチップ端子校に電流を供給する。

抵抗１０６は端子１０８および１１０においてトランジスタ１０２のエミッタと チップ（ＴＩＰ）との間に結合されている。この抵抗は値Ｒオームを有する。内 部ＰＮＰトランジスタ１１２が具えられており、そのベースは増幅器ｎの出・力 に結合され、そのエミッタは端子１０８　Ｋおｌハてトランジスタ１０２のエミ ッタに結合さｆＬ、そのコレクタはビン１３０に結合されている。電流ミラー１ １６が備えられており、その入力はトランジスタあのコレクタに結合され、その 第１出力は増幅器ｎの非反転入力と合されている。抵抗１１８の他端はノード１ ２０に接続され、抵抗１２２？介して端子１１０に接続されている。低は抵抗１ ２４金介して端子１０８において抵抗１０６に戻されている。抵抗１２４は値Ｋ Ｒ＋Ｒオーム金有する。

同様に、増幅器伺の出力は端子・１５において単一のＰＮＰトランジスタ１２６ のベースＶＣ結合されている。トランジスタ１２６はＮＰＮダーリントントラン ジスタ４２（第１図）に取って代っており、そのコレクタはＶＥＥに戻されその エミッタはリング端子１４に結合されてそこから抵抗１乏８全介して電流を引き 込み、その抵抗１２８は端子１３０と１３２との間に接続されている。抵抗１２ ８はＲオームの値を有する抵抗１０６と整合している。内部ＮＰＮトランジスタ １３４が備えられており、そのエミツタハ端子１３０においてトランジスタ１２ ６のエミッタに結合され、そのベースは増幅器躬の出力に結合され、そのコレク タはビン１０８　Ｋ接続されている。＠　ＫＲ＋　ＲオームｔＶする抵抗１３８ ｕ！子１３０における抵抗１２８の−瀬こ増偏器剃の反転入力との間にｌ続さ几 て贋る。第２ミラー回路１４０はノード１２０７ておいて接続された基準入力お よび増偏器羽の反転入力に接続された出力とを有し、ミラー１４０の入力は１流 Ｉ８を供給する゛電源１４２に結合されている。抵抗１４４は抵抗１３２におけ る抵抗１２８のもう一部の端と増幅器４４の非反転入力との間に接続されている 。第３ミラー回路１４６は、ミラー１１６の第２人力に結合された入力および増 幅器羽の非反転入力に接続された出力を有する。ダーリントン接続電流検出ＮＰ Ｎ　）ランジスタ１４８および１５０からなる電流補償バイアス回路が示されて おり、そこではコレクターエミッタパスはそれぞれ増幅器ｎおよび祠の反転およ び非反転入力間に接続されている。トランジスタ１５゜のベースはＡ１およびＡ ２ミラー藺および印の第２出力に結合されている。周波数補償コンデンサ１５２ が５ＬＩＣ１００のチップ上に備えられている。

上述したように、５ＬＩＣ１００は５ＬＩＣＩＯについて説明したのとはソ同じ 方法で差分ＡＣ信号に応答する。

従って、加入者ループから供給されてチップ（ＴＩＰ）およびリング（ＲＩＮＧ ）に現われる差分信号は、ＡｌおよびＡ２−、ラー回路馴およびω内に２つの位 相外れ信号全発生させる。この人１信号は、Ａ３ミラー６２によって反転させら れ、導線１５４ヲ介してＡ３　ミラー６２の出力に現われるＡ２　ミラー（４） からの出力信号と合算され、ＴＸにおいて単一終端出力信号として現わ几る。同 様に１．ｔｘにおける単一終端受信電流信号はトランジスタ、３８金弁して電流 ミラー１１６の入力に供給されて増幅器２２および祠の両方全駆動させチップ（ ＴＩＰ）およびリング（ＲＩＮＧ）′Ｋ。

差分信号を発生させる。

平衡電流倍率器回路のＤＣ特性は、チップおよびリングの負荷電圧が確実にＶＣ ＣとｖＥｇとの間の中間になるようにし、予期される最大縦信号′電流が確実に ５ＬＩＣ１００によって取り扱われて回路動作が悪影響を受けないようにする。

従って、負荷がチップおよびリングに結合されると、ループ負荷電流ＩＬは、第 １図の５ＬＩＣ１０に関連して説明したように負荷、抵抗５ｔＪ　、　５２　、 およびトランジスタ１０２　、１２６および増幅器ｎおよび４４からなるＢミラ ー全通って流れる。抵抗刃および５２全介して検出されたループ電流はＡ１．Ａ ２＞よびＡ３ミラーの制御出力をターンオンさせ、上述したようにトランジスタ ３８を導通させる。すると今度はこのことがミラー　１１６　ｔ−ターンオンさ せてＩＬ／Ｋ　（但しＫは増倍率〕に等しい電流工１ｔ−供給する。増幅器２２ ．）ランジスタ１０２　、抵抗１０６　、１１８　、１２２および１２４からな るＢミラー回路の電流利得はＫに等しくされ、それによりチップ（ＴＩＰ）に供 給される電流は工りとなる。同様に、増幅器剃、トランジスタ１２６．砥抗１２ ８　、１３８および１４４からなるＢミラーの電流利得はＫに等しくされるので 、増幅器旧の非反転入力において供給されＩＬ／Ｋに等しい′置流ＩＩゴミラー １４６の郡」御され力出力ｒ’（現ゎ几、このミラー１４６はミラー１１６から そこへ供給される入力直流によって活性化される。抵抗１０６　、１１８　、１ ２２　。

１２４〉よび１２８　、１３８　、１４４はそれぞれ出力、入力およびチップお よびリング端子間の第１および第２負帰還パスを形成する。

平衡状態において、縦電流がないものと仮定すると、ミラーの入力と２つの制御 出力との間の利得比を等しくすると工１は工ｌ′に等しくなる。この結果電流１ １′はミラー１４６の入力に供給され電流Ｉ２ヲ発生させ、この電流Ｉ２は１１ ′に等しく、従って工、に等しくなる。

縦信号抑圧は、電流ミラー１４０　、電源１４２およびダーリントン接続トラン ジスタ１４８および１５０からなるＣ回路によって行われる。チップおよびリン グに現われるいかなる縦電圧も検出抵抗（資）および５２により縦電流に変換さ れる。例えば、チップおよびリングにおける電圧を低下させる縦電圧が発生する と、抵抗（資）を流れる電流は減少するが、抵抗５２ヲ流れる電流は増加する。

この状態はミラー馴の出力においてトランジスタ１５０のベースに供給される電 流を増加させるが、そこへ結合されるミラーωからの出力は減少される。この結 果トランジスタ１５０および１４８は、より多く導通する。従って、（平衡状態 において２Ｉ、に等しい）　ＩＣの１は増大して増幅器間の出力とともに増幅器 ｎの出力音一層正にする。従ってチップおよびリングにおける電圧は上昇し、こ のことはそこに現われる縦電圧をオフセットする。同様な方法により、チップお よびリングに現われる縦電圧がそこにおける電圧の大きさを増大させる傾向があ ると、トランジスタ１４８および１５０の導通は低下して増幅器２２シよびＩの 出力をともに負の方向に変えさせる。Ｃ回路は、また中点負荷電圧を平置倍率器 回路の部品間の何らかの不整合により供給電圧の−になることを確実にする。

ＷＩＪ１図に示す形の先行技術５ＬＩＣよりすぐれている５ＬＩＣ１０００重要 な長所は、５ＬＩＣ１００が先行技術５Ｌ−ＩＣに比べて加入者ループのより大 きな縦電流で動作できることである。例えば、５ＬＩＣＩＯは、いづれかの縦電 流の量が５ＬＩＣのオープンコレクタ出力デバイスによって与えられるループ電 流に等しくなる時までしか機能できない。１側合あげると、リング（ＲＩＮＧ） から電流を引き込むリング（ＲＩＮＧ）およびチップ（ＴＩＰ）において発生さ れる縦電流は、ループ電流がもはやそこにこなくなると直ちにトランジスタ４２ ｔ−遮断するであろう。しかし、５ＬＩ（’　１００は２ＫＩ、　に等しい最大 量金有する縦電流を取り扱うことができ、（縦電圧の極性に厄じて）トランジス ター１２又は１３４は縦電流の最大量がトランジスタ１０２又は１２６ヲ遮断す ると導通状態になる。従って、５ＬＩＣ１００は、他の電子加入者ループインタ フェース回路より大きい縦信号でも正しく機能することができる。

さて第３図を見ると、縦信号抑圧を行うのに変形補償回路（Ｃ回路）を利用した ５ＬＩＣ１００が示されてい上記に説明した５ＬＩＣ１００と全く同じであるが 、但し抵抗１１８および１２２は抵抗１５６として図示されている１個の抵抗に まとめられている（＠３図）。更に、第３図の５ＬＩＣ１００はそれぞれトラン ジスタ１４８および１５０のコレクターエミッタバスにおいてＶＣＣとＶＩＥと の間に結合された１対の定電源１５８および１６０ヲ含む。

縦信号抑圧は上述したのと同じ方法により第３図の５Ｌ−ＩＣ１０Ｇにより行な われる。従って、チップおよびリング電圧を低下させる縦電圧により抵抗５Ｚｔ −流れる電流は減少し、抵抗刃を流れる電流は増加する。この状態によってトラ ンジスタ１４８および１５０の導通性は高くなり、増幅器ｎの反転入力からの電 流を引き込む一部で増幅器必の非反転入力へ電流を供給する。従って、増幅器ｎ および祠の出力はより正となり、それによってチップおよびリングにおける電圧 を上昇させる。

本発明の重要な側面は、その加入者ループが、トランジスタ１０２および１２６ のエミッタから駆動されるのに対し、先行技術においてはループは１対のダーリ ントントランジスタのコレクタから駆動されることでめる。従って、先行技術５ ＬＩＣが必要としたＡ波数補償コンデンサは本発明を利用すればもはや必要ない 。という訳は高利得システムにおいては、コレクタ発生器検算がないからである 。更に、ループがもはやトランジスタのコレクタから駆動されないのでベース電 流誤差が存在せず、従って、ダーリントントランジスタはもはや不必要である。

− り 国際調査報告

Claims (1)

1. 【特許請求の範囲】 ■、　二線二方向加入者ルーズ伝送路と１対の二線一方向伝送経路との間に結合 されその間において信号変換を行なうように適合された加入者ルーズインタフェ ース回路（ＳＬＩＣ）において、第１および第２加入者ルー１端子に結合され、 前記一方向伝送経路のうちの１つに現われる信号に対応してそれら端子に差分信 号を与えるように適合された平衡電流倍率器回路を含み、前記差分信号は前記電 流倍率器回路に供給された電流のに倍にはｙ等しい大きさｆｆｉ！し、前記平衡 電流倍率器回路は、加入者ループ負荷中点電圧全５ＬＩＣに印加される供給電圧 のはソーに維持し、５ＬＩＣにより与えられる加入者ループ電流量金超える電流 量ヲ有する縦信号を阻止する回路手段を含む加入者ループインターフェース回路 。 ２　前記平衡電流倍率器回路は、更に 第１および第２人力と１出力を有する第１演算増幅器と、前記第１演算増幅器の 前記出力および前記第１２よび第２人力との間に動作的に結合され前記第１加入 者ル、−プ端子に結合された第１負帰還回路手段と、全含み、前記第１演算増幅 器および前記第１負帰還回路手段は、前記演算増幅器の第１人力に供給される第 １＠流に応答し、前記第１電流のに倍には譬等しい量を有する前記第１加入者ル ープ端子に供給される電流全発生させ、 第１および第２人力と１出力を有する第２演算増幅器と、前記第２演算増幅器の 前記出力および前記第１および第２人力との間に動作的に結合され前記第２加大 者ルーグ端子に結合された第２負帰還回路手段と、を含み、前記第２演算増幅器 および前記第２負帰還回路手段は、前記第２演算増幅器の前記第１人力から供給 される第２電流に応答し、前記第２７＋ｕ人者ループ端子から供給される前記第 ２電流のに倍にはソ等しい電流を発生させ、前記第１および第２電流の大きさが ほぼ等しい 請求の範囲第１項の５ＬＩＣ。 よ　前記平衡電流倍率器回路は、前記第１および第２７１ｕ人者ループ端子に結 合され前記第１演算増幅器の前記第２人力と前記第２演算増幅器の前記第１人力 との間に動作的に結合され、前記第１および第２加入者瑞子に現われる′電圧全 前記供＠電圧の−の電圧に集中する二う：て推持し、５ＬＩＣｉＣより供給され るＤＣＣ加入者ルーグー流上り大さい最大重、・価まで前記第１および第２加入 者ルーグ１子を介して供給される縦電流を阻止するように適合された補償回路全 史に含む請求の範囲第２項の５ＬＩＣ８ 未　前記第１負帰還回路手段は、前記第１演算増幅器の前記出力とその前記第２ 人力との間に結合されるように適合された第１抵抗、Ｍ記第１ＭＵ人者ループ端 子と前記第１演算増幅器の前記第１人力との間に結合されるように適合された第 ２抵抗、および前記第１演算増幅器の前記出力と前記第１加入者ループ端子との 間に結合されるように適合された第３抵抗とを含む請求の範囲第３項の５ＬＩＣ ０ １前記第２負帰還回路は、前記第２演算増幅器の前記出力とその前記第２出力と の間に結合されるように適合された第４抵抗、前記第２加入者ループ端子と前記 第２演算増幅器の前記第１人力との間に結合されるように適合され九第５抵抗、 および前記第２演算増幅器の前記出力と前記ｓｇ２加入者ループ端子との°間に 結合されるように適合された第６抵抗とを含む請求の範囲第４項の５ＬＩＣ０ ＆　前記平衡電流倍率器回路は、 第１．第２主電極と制御電極ｔ−有し、前記制御電極は前記第１演算増幅器の前 記出力に接続されるように適合されており、前記＠１王′電極は前記第１および 第３抵抗を前記第１演算増幅器の前記出力に結合さじ、前記第２圧電極は第１電 圧を受けとるように適合されている第１導電率形の第１トランジスタと、第１． 第２主電極と制御電極ｅ！し、前記制御電極は前記第１演算増幅器の前記出力に 接続され、前記第１主電極は前記第１トランジスタの前記第１主電極に接続され るように適合されている第２導電率形の第２トランジスタと、 第１．第２主電極と制御電極を有し、前記制御電極は前記第２演算増幅器の前記 出力に接続されるように適合されており、前記第１主電極は前記第４および第６ 抵抗を前記第２演算増幅器の前記出力に結合させ、前記第２主電極は第２電位を 受けとるように適合されており、前記第１主電極もまた前記第２トランジスタの 前記第２主電極に結合されている前記第２導電率形の第３トランジスタと、 第１．第２主電極と制御電極を有し、前記制御電極は前記第２演算増幅器の前記 出力に接続されており、前記第１主電極は前記第３トランジスタの前記第１主電 極に接続されるように適合されており、前記第２主電極は前記第１トランジスタ の前記第１主電極に結合されている前記第１導電率形の第４トランジスタを含む 請求の範囲第５項の５ＬＩＣ０ ７、前記補償回路手段は、 １人力と少なくとも１出力’ｋＷし前記出力においてその入力電流に対して所定 の関係に！する電流を発生させる第１電流ミラ一手段を含み、前記入力は前記第 １加入者ループ端子に結合されるように適合されており、前記第１電流ミラ一手 段は前記第１加入者ループ端子に現われる縦信号に応答してそれに応じてそこか らの前記出力電流量を変化させ、 １人力と少なくとも１出力ｔ−有し前記出力においてその入力電流に対して所定 の関係′ｆｔＶする電流を発生させる第２電流ミラ一手段を含み、前記入力は前 記第２加入者ループ端子に結合されるように適合されており、前記第２電流ミラ ーは前記第２加入者ループ端子に現われる縦信号に応答してそれに応じてそこか らの前記出力電流量を変化させ、 前記第１および第２演算増幅器の前記第２および第１人力の間にそれぞれ結合さ れ、前記第１および第２電流ミラ一手段からの前記出力電流量のいかなる差にも 応答し、前記第１および第２加入者ルーズ端子に現われる電圧をシフトしてそこ に現われる前記縦信号を阻止する 請求の範囲第６項の５ＬＩＣ８ ａ　前記電流検出手段は、第１．第２圧電極および制御電極ヲ有するダーリント ントランジスタとして接続されている前記第１４電率形の１対のトランジスタ金 倉み、前記制御電極は前記第１および第２電流ミラ一手段の両方の前記の少なく ともｌ出力に結合され、前記第１′圧電極は前記第２演算増幅器の前記第１人力 に結合され、前記第２圧電極は前記第１演算増幅器の前記第２人力に結合されて いる請求の範囲第７項の５Ｌ−ＩＣ６ ９、ｍ記第１負帰還回路手段の前記第２抵抗は、直列接続した第７および第８抵 抗を含む請求の範囲第８項の５ＬＩＣ。 １０、前記補償回路手段は１入力、ｌ出力および１つの基準端子ｔｉする第３電 流ミラ一手段を含み、前記基準端子は前記の直列接続された第７および第８抵抗 間に結合されているので縦信号のない場合には所定量の電流が前記第３電流ミラ ーに供給され、前記出方は前記第２演算増幅器の前記第２人力に結合され、前記 第３電流ミラ一手段の前記入力において電流を供給する電源金倉み、前記第３電 流ミラ一手段の前記出力電流量および前記入力電流量は所定比をＭし、前記のそ れぞれの電流の和は前記第３電流ミラ一手段の前記基準−子（供給される前記電 流量に等しい請求の範囲第９項のＳＬＩＣ０