JPS58500427A - ゲ−テツド・ダイオ−ド・スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ゲーテッド・ダイオード・スイッチ 本発明はそのバルクが１方の型の電導性を有し、かつ主表面を有する半導体ボデ ィと；上記１方の型の電導性を有する局限された第１の領域と；反対の型の電導 性を有する局限された第２の領域とを有し；前記局限された第１および第２の領 域は半導体ボディのバルクと比べて比較的低い抵抗率を有し、かつ半導体ボディ のバルクの１部分によって分離されており；前記第１および第２の領域の各々は 主表面の部分を形成する１部分とそこに接続された別個の電極を有し；半導体ボ ディと接触し、そこに接続された別個の電極を有する反対の型の電導性を有する 第３の領域を有し；構体は第１および第２の領域の間に電流を選択的に流すかま たは第１および第２の領域の間の前記電流を実質的に中断（カット・オフ）する よう前記電流のほとんどの部分を第３の領域中に向けるよう作られており：前記 第３の領域は半導体ボディのバルクの１部分によって第１および第２の領域から 分離されている構体に関する。

「５００ボルトのモノリシック双方向性２×２クロス・ポイント・アレイ」と題 する１９８０　ｌ５ＳＣＣ技術論文ダイジェスト（Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃ ｈｎｉｃａ１Ｐａｐｅｒｓ　）　（１９８０年２月、１００頁）の論文はゲーテ ッド・ダイオード・スイッチ（Ｇａ　ｔｅｄ　Ｄｉｏｄｅｉ９ｗｉｔｃｈ　）と して知られるデバイスを使用した高電圧集積回路について述べている。このゲー テッド・ダイオード・スイッチは高電圧・大電流を扱い得るため、特に電話シス テムでは電気機械式スイッチの代りに使用できる。このＧＤＳは７ノード、カソ ードおよびゲート領域を有し、各領域は誘電体で絶縁された軽くドープされた半 導体タブ内に含まれている。カソードとアノードの間の電流は７ノード電圧より 高い適当な電圧をゲートに加えることによりオフ状態に切換えられる。これによ り７ノードとカソードの間の電床キャリアがバルク半導体から取り去られ、導通 はカット・オフされる。

このスイッチの設計で生じる問題点の１つはデバイスをオフに切換えるのにゲー トに高電圧を加える必要があることである。また、より速い応動速度を有するこ の型のスイッチを提供することが望まれている。他の問題点はデバイスを切換え るべく適当なゲート電圧を加えるために比較的複雑な制御回路が必要とされるこ とである。

本発明に従い、前述の問題点は、半導体ボディのバルク部分の特性を、第１およ び第３の領域がほぼ同じ電位に保持されている場合、第１と第２の領域の間の電 流が実質的に禁止、即ち中断され、第３の領域の電位が浮（・ているかまたは第 １の領域の電圧より低い場合、第１と第２の領域の間に有意な電流が流れるよう 選択されていることを特徴とする前述の型の構体により解決された。

第１図は本発明の一実施例に従うゲーテッド・ダイオード・スイッチの様式図、 第２図は本発明の他の実施例に従うゲーテッド・ダイオード・スイッチを上部か ら見た図、第３図は本発明に従うゲーテッド・ダイオード制御回路の説明に用〜 ・る図、第４図は本発明の他の実施例に従うゲーテッド・ダイオード制御回路の 説明に用いる図である。

第１図を参照すると、主表面１１を有する支持部材１２と、そのバルクが一方の 電導性の型を有し、典型例では誘電体層である絶縁層１４により支持部材１２か ら分離されている半導体ボディ１６より成る構体１０が示されている。半導体ボ ディ１６は表面１１と共通な部分を有している。

一方の型の電導性を有する局限された第１のアノード領域１８はボディ１６中に 含まれており、表面１１に延びている部分を有している。反対の型の電導性を有 する局限された第２のゲート領域２０はまたボディ１６中に含まれており、表面 １１に延びている部分を有している。反対の型の電導性を有する局限された第３ のカソード領域２４はボディ１６中に含まれており、表面１１に延びている部分 を有している。一方の型の電導性を有し、表面１１に延びている部分を有する領 域２２は領域２４を取り囲み、ディプリーション層パンチ・スルー・シールドと して動作する。領域２２はカソード領域２４を半導体ボディ１６のバルク部分か ら分離して（・る。それに加えて該領域２２は領域２０と２４の間の表面１１お よび表面の近傍におけるボディ１６の部分の反転を禁止する作用をする。該領域 ２２はまたゲート領域２０とカソード領域２４の間の電圧阻止能力を増加させる 作用をする。ゲート領域２０はアノード領域１８と領域２２０間に位置しており 、ボディ１６のバルク部分によって両方の領域１８および２２から分離されてい る。領域１８．２０および２４の抵抗率はボディ１６のバルク部分と比べると低 い。領域２２の抵抗率は７ノード領域１８の抵抗率とボディ１６のバルク部分の 抵抗率の中間的な値を有している。

電極２８．３０および３２は夫々領域１８．２０および２４の表面部分と低抵抗 接触を成す導体である。

誘電体層２６は主表面１１を被覆し、電気的接触を行うべき領域以外のすべての 領域から電極２８．３０および３２を絶縁する。電極３６は支持台１２と同じ電 導性の型を有する深くドープされた領域３４によって支持台１２と低抵抗接触し て（・る。

支持台１２およびボディ１６は各々シリコンでらり、支持台１２はｎ型またはｐ 型の電導性を有している。電極２８．３０および３２の各々以半導体領域とオー バラップしており、かつこの半導体領域に低抵抗接触している。電極３２はまた 領域２２とオーバラップしている。フィールド・ブレーティングとして知られる このオーバラップにより高電圧動作が可能となる。何故ならばこのオーバラップ により降伏が生じる電圧が増すからでるる。

一実施例ＶＣ６つでは、基板１２およびボディ１６および領域１８，２０．２２ ．２４および３４は夫々ｎ。

ｐ　＋　ｐ　＋　＋　ｎ＋＋　ｐ＋　ｎ＋およびｎ＋の電導性を有している。誘 電体層１４は二酸化シリコンであり、電極２８、３０．３２および３６はすべて アＪしミニラムである。

複数個の別々のボディ１６が複数個のスイッチを提供するため共通支持台１２中 に形成され得る。

構体１０は典型例では、オン状態［Ｓる場合には７ノード領域１８とカソード領 域２４の間に低℃・インピーダンス路を有し、オフ（阻止）状態ＫＳる場合には 前記２つの領域の間に高いインピーダンス路を有するスイッチとして動作する。

ここで述べる構体の型はゲーテッド・ダイオード・スイッチ（ＧＤＳ）と呼ばれ る。基板１２は、ボディ１６がｐ型の電導性を有している場合、典型例では最も 正の電圧レベルに保持さする。ボディ１６がｎ型の電導性を有している場合には 基板１２は最も負の電圧レベルに保持される。領域１８および２４に動作電圧が 印加されると、ゲート領域２０に加えられた電圧がスイッチの状態を決定する。

領域１８および２４は半導体ボディ１６がｐ型の電導性を有する場合夫々アノー ドおよびカソード領域として作用する。領域１８および２４は半導体ボディ１６ がｎ型のとき、夫々カソードおよび７ノード領域として作用する。

ボディ１６がｐ型の場合、７ノード１８とカソード２４の間の導通は、ゲート領 域２０の電圧が十分圧のとき禁止、即ち中断（カット・オフ）される。

導通な禁止、即ち中断（カット・オフ）するのに必要な正の電圧の値は構体１０ の幾何学的形状と不純物濃度（ドーピング）レベルの関数でらる。この正のゲー ト電圧はゲート領域２０と誘電体層１４の部分の間のボディ１６の垂直断面部分 をディプリーション状態とし、ボディ１６のこの部分の電圧は７ノード領域１８ 、カソード領域２４、および領域２２の電圧よりも大となる。これによりゲート 領域２０の下で誘電体層１４の下に向って延びるバルク部分中の誘電体層１４Ｖ Ｃ対しボディ２４をピンチ・オフ状態とする。ボディ１６の前述の部分の正の電 位障壁は正孔が７ノード領域からカソード領域に導通することを禁止するような 電圧である。ゲート領域２０の電圧が高電圧レベルになる前に７ノード領域１８ とカソード領域２４の間が導通していたものとすると、ゲート領域２０はカソー ド領域２４で放出された電子がアノード領域１８ＶＣ達する前に該電子を収集す る作用をする。これにより７ノード領域１８とカソード領域２４の間の導通の中 断が助長される。

更に、ゲート領域２０の高レベル電圧は、ゲート領域２０と誘電体層１４０部分 の間のボディ１６の垂直断面部分から電流キャリアを空乏化させる。阻止（非導 通）状態はオフ状態でらる。

半導体支持台１２に加えられる電圧は誘電体層１４を通って半導体ボディ１６中 に入り込む電界を生じさせる。通常オン状態期間中電子は半導体ボディ１６の底 を被覆し、基板１２Ｖｃ加えられる正のバイアスから該ボディ１６の底をシール ドする作用をする。

構体ｌＯがオフ状態にバイアスされると、これら電子は半導体ボディ１６の底部 から除去され、ゲート領域２０中に引き込まれる。このようにバイアスされた構 体１２は構体１０がオフ状態に切換わることを助ける第２のゲート、即ちバック ・ゲートとじて作用する。

半導体ボディ１６がｐ型の電導性を有している場合、領域１８が領域２４に関し て順方向バイアスされ、ゲート領域２０の電圧が７ノード領域１８とカソード領 域２４の間の導通を禁止、即ち中断するレベル以下であると、アノード領域１８ からカソード領域２４への導通が生じる。オン状態の期間中、正孔は７ノード領 域１８からボディ１６中に注入され、電子はカソード領域２４からボディ１６中 に注入される。これら正孔および電子の数は十分多くなり得、その電導性がボデ ィ１６を変調するプラズマを形成する。これによりボディ１６の抵抗は低下し、 それによってアノード領域１８とカソード領域２４の間の抵抗は構体１０がオン 状態で動作しているとき低くなる。この型の動作はデュアル・キャリア注入と呼 ばれる。正にバイアスされた基板１２は電界を形成し、該電界は誘電体層１４を 通過し、ボディＪ６のバルク部分を空乏化させる。カソード領域２４がら放出さ れた電子はボディ１６の底部を被覆し、そ。

れによってバイアスされた構体１２ＶＣより形成された電界の効果をシールドす る効果を有している。これら電子は誘電体層１４の近傍のボディ１６のバルク部 分の底部を反転させる。これによりバイアスされた基板１２の効果は制限され、 オン状態における７ノード領域１８とカソード領域２４の間の導通な許容する。

領域２２はゲート領域２０とカソード領域２４の間に動作期間中に形成された空 乏層のパンチ・スルーを制限することを助長し、これら２つの領域の間の表面反 転層の形成の禁止を助長する。更に、該領域２２はゲート領域２０とカソード領 域２４の間隔を比較的狭くすることを許容する。これによりオン状態期間におけ るアノード領域１８とカソード領域２４の間の抵抗は比較的小となる。また最大 動作電圧を増加させ、漏洩電流を減少させる作用もある。

構体２０のオン状態期間中、半導体ボディ１６およびゲート領域２０より成る接 合ダイオードは順方向バイアスとなり得る。順方向バイアスされたダイオードの 導通を制限するため通常電流制限手段（図示せず）が含まれている。

オン状態は７ノード領域１８の電圧をカソード領域２４の電圧より大とし、７ノ ード領域１８をゲート領域２０に対して順方向バイアスすることにより実現され る。典型例では、ゲート領域２０から１〜１０マイクロアンペアが取り出され、 アノード・ゲート接合は順方向バイアスされ構体１０はオン状態となる。

ゲート領域２０の電圧が、７ノード領域１８とカソード領域２４０間の半導体ボ ディ１６の垂直断面部分を完全に空乏化させるレベル以下である限り、ゲート領 域２０の電圧が７ノード領域１８の電圧と同じかまたはそれより正のレベルに％ れば構体１０をオン状態で動作させることが可能である。ゲート領域２０がこの ような電圧レベルに保持されていると、半導体ボディ１６およびゲート領域２０ より成る接合ダイオードは０なる順方向バイアスを有するか、または逆バイアス されている。

第１図の構体の半導体ボディ１６のバルク部分の不純物濃度を減少させると動作 モードの変化が生じることが見出されている。既知の設計パラメータを使用する が、半導体ボディ１６のバルクの不純物濃度は通常の値でろる９Ｘ１０１３不純 物／ｃＩＩＬ３の代りに約Ｉ　Ｘ　１０”とすると、ゲート領域２０の電圧がア ノード領域１８の電圧とほぼ同じ場合、アノード領域１８とカソード領域２４の 間の導通は比較的低レベルの通流状態を除いて禁止、即ち中断（カット・オフ） されることが見出された。これがオフ（高インピーダンス）状態でろる。カソー ド領域２４と比べて正のバイアスがアノード領域１８に加えられ、ゲート領域２ ０の電圧が電気的に浮いた状態となると、アノード領域１８とカソード領域２４ の間には可成りの電流が流れる。これがオン（低インビーダンス）状態である。

オフ状態の比較的低レベルの電流は構体１０をオン状態に切り換えることを助け る。

その不純物濃度が前述したような値でらる半導体ボディ１６を有する構体１０の 主たる利点は、構体なオフ状態に切換えるのにゲート電圧を７ノード電圧にしさ えすれば良い点［６る。従って構体１０を動作させるためには７ノードに存在す る電圧より高い電圧を使用する必要はなく、これによって電力供給問題および回 路設計は極めて簡単化される。多くの応用用途では高電圧と大電流のスイッチを 必要とするが、入手し得る最も正の電圧はスイッチの端子の１つに加えられる電 圧である。

第２図を参照すると、第１図の構体１０と極めて類似した構体１０Ｚの平面図が 示されており、構体１０と同一または類似なそのすべての構成素子にはＺを付加 した同一の引用番号が付けられている。構体１０Ｚと１０の基本的な差異は構体 １０ＺＫは抵抗型の領域Ｒ１が設けられていることであって、該領域Ｒ１はアノ ード領域１８Ｚをシールド領域２２２に接続している。領域Ｒ１の存在によりタ ーン・オン速度は極めて速くなり、Ｒ１が使用されていない場合に比べて半導体 領域１６Ｚの不純物濃度は大幅に変化させることが可能となる。Ｒ１はオフ状態 期間中７ノード領域１８Ｚとシールド領域２２Ｚの間に大きなインピーダンスを 有する路を提供する作用を有する。７ノード領域１８Ｚとシールド領域２２Ｚの 間に高いインピーダンスを有する路が形成されており、この路は半導体ボディ１ ６ｚの不純物濃度とはほぼ無関係に存在するので、半導体ボディ１６ｚの不純物 濃度が変化しても特性に臨界的な影響を与えない。典型例では、半導体ボディ１ ６ｚの不純物濃度は２×１０′２不純物／　ＣｒｆＬ３と２　Ｘ　ｌ　Ｏ”不純 物／ｃＩＩＬ３０間である。Ｒ１は半導体ボディ中にイオン打込みまたは拡散に より形成される。領域２２Ｚと接触した電極（図示せず）が設けられているなら ば、アノード電極２８Ｚと領域２２Ｚの間−にディスクリート抵抗を接続するこ とも可能でらる。この抵抗はＲ１と同じ役割を果す。即ち、該抵抗はオフ状態期 間中小さな電流を流し、デバイスがオンとなるときのスイッチング速度を増加さ せる。好ましき実施例に６つては、Ｒ１は領域１８ｚおよび２２Ｚと同じ電導性 の型のイオン打込みピンチ型抵抗でろ９１０１１〜１０１３不純物／ｃＩＩＬ３ となるようなイオン打込みが行なわれる。るる応用用途では領域２２Ｚを除去す ることが可能でらる。この場合Ｒ１はカソード領域２４Ｚと接触するよう延ばさ れる。

支持メンバ１２は１８〜２２ミル（１ミル＝０．００２５４ミリメートル）の厚 さを有し、約ｌＸｌ０Ｉ３不純物／ｃ１ｒＬ３の不純物濃度のｎ型単結晶シリコ ン基板であってよい。誘電体層１４は４ミクロンの厚さの二酸化シリコン層であ る。ボディ１６は典型例では３５〜６５ミクロンの厚さと、約４３０ミクロンの 長さと、３００ミクロンの幅を有し、約５〜９×１０１３不純物／ｃＩｎ３のレ ンジの不純物濃度を有するｐ型電導性を有している。アノード領域１８はｐ十型 の電導性を有し、４．型側では２〜４−ミクロンの厚さと、４４ミクロンの幅と 、５２ミクロンの長さを有し、かつ約１０１９不純物／ｃｒＩＬ３の不純物濃度 を有している。電極２８は典型例では１　％ミクロンの厚さと、８４ミクロンの 幅と、１０５ミクロンの長さを有するアルミニウムである。領域２０はｎ十型の 電導性を有し、典型例では２〜３０ミクロンの厚さと、１５ミクロンの幅と、３ ００ミクロンの長さと、約１０１９不純物／α３の不純物濃度を有している。領 域２０の深さはボディ１６の厚さによって決定される。電極３０は１％ミクロン の厚さと、５０ミクロンの幅と、２１０ミクロンの長さを有するアルミニウムで ６る。電極２８と３０の隣接エツジおよび電極３０と３２の隣接エツジの間隔は 典型例ではいずれも４０ミクロンでろる。領域２２はｐ型の電導性を有し、典型 例では３〜６ミクロンの厚さと、６４ミクロンの幅と、６０ミクロンの長さと、 約１０１７〜５　Ｘ　１０”４ 不純物／Ｃ１ｎ３の不純物濃度を有している。カソード領域２４はｎ十型の電導 性を有し、典型例では２〜４ミクロンの厚さ、４８ミクロンの幅、４４ミクロン の長さ、約１０′９不純物／　ａｒｔ３の不純物濃度を有している。電極３２は Ｉ３Ａミクロンの厚さ、１０４ミクロンの幅、１０４ミクロンの長さのアルミニ ウムである。領域１８および２２の端および領域１６の夫々の端の間の間隔は典 型例では５５ミクロンでδる。領域３４はｎ十型の電導性を有し、典型例では２ ミクロンの厚さ、２６ミクロンの幅、２６ミクロンの長さ、および１０′９不純 物／ｃｒＩ１３の不純物濃度を有している。電極３６は１％ミクロンの厚さ、２ ６ミクロンの幅および２６ミクロンの長さを有するアルミニウムでらる。絶縁（ 誘電体）層２６は典型例では３〜５ミクロンの厚さを有している。抵抗Ｒ１は１ ０〜３０ミクロンの幅、２００〜３００ミクロンの長さ、２〜２００キロオーム ／スクエアのシート抵抗、４０キロオーム〜４メグオームの抵抗、５〜６ミクロ ンの接合深度および０．１マイクロアンペア〜１０マイクロアンペアのピンチ・ オフ電流を有している。

前述のパラメータを使用した構体１０は７ノードとカソードの間に５００ボルト がかかったゲーテッド・ダイオード・スイッチ（ＧＤＳ）として動作する。

窒化シリコン層（図示せず）がナトリウム・バリアを提供するため二酸化シリコ ン層２６の上部に化学蒸着される。次に電極２８，３０．３２および３６が形成 され、その後電気的接触を行うべきところを除く構体１０の全表面に無線周波数 プラズマ沈着された窒化シリコンのコーティング（図示せず）が形成される。窒 化シリコン層は隣接電極間の空気中における高電圧降伏を防止する作用をする。

典型例ではアノードには２５０ボルトの電圧が、カソードには一２５０ボルトの 電圧が加えられる。

−２５０ボルトの電圧をアノードに、＋２５０ボルトの電圧をカソードに加えて も構体１０は損傷を受けない。アノードおよびカソードは互いに電気的に絶縁さ れた状態に留まり、アノードとカソードの間には電流はほとんど流れないか、る るいは全く流れない。このようにして構体１０はアノードとカソードの間の電圧 を双方向共阻止する。ゲート電極３０に加えられた＋２５０ボルトの電圧は７ノ ード領域１８とカソード領域２４の間の３５０ミリアンペアの電流を中断、Ｐｌ ち阻止する。ゲート電極３０の電圧がアノード電圧からアノード電圧より１接合 電圧降下分だけ低い電圧に切換えられると、ＧＤＳはオフ状態からオン状態に切 換わる。７ノードとカソードの間で１００ミリアンペアが流れている場合のＧＤ Ｓのオン抵抗は約１５オームであり、アノードとカソードの間の電圧降下は典型 例では２２ポルトである。

前述したことより本発明に従うＧＤＳは適当な電力を供給する問題を簡単化する ことが理解されよう。

スイッチングは比較的高速度で行なわれるっ簡単化された制御回路の利点が第３ 図に示されて（・る。ｆｆｌち第３図は比較的高い電圧および大きな電流を切換 えるべ（ＧＤＳを制御するのに低電力光源が簡単な仕方で使用し得ることを示し ている。

第３図を参照すると、制御回路４０ａ（これは大きな一点鎖線の矩形中に描かれ て（・る）が示されているが、該回路はアノード、カソードおよびゲート端子４ ０ｇ、４０ｅおよび４０ｆを夫々有する高電圧・大電流スイッチＧＤＳＩに接続 されている。ＧＤＳＩは第１図に示す型のスイッチであるものと仮定している。

但し半導体ボディ１６の不純物濃度は、７ノードに加えられる電圧に近い値を有 する電圧をゲート端子に加えることにより、ＧＤＳＩがオフ（高インピーダンス ）状態に切換えられるよう選択されているものとする。制御回路４０ａはフォト ダイオードＤ４、ダイオードＤ５およびＧＤＳＩと同じ型の高電圧・大電流スイ ッチＧＤＳ２より成る。Ｄ４は二点鎖線中に示されているが、これは電圧制御ブ ランチ回路または単にブランチ回路と呼ばれる。Ｄ４の７ノードはＧＤＳ２のゲ ートおよび端子４０ｃＫ接続されている。Ｄ４のカソードはＧＤＳ２およびＤ５ のアノードおよび端子４０ｄに接続されている。

Ｄ５のカソードはＧＤＳＩのアノードおよび端子４０ｇに接続されている。ＧＤ Ｓ２のカソードはＧＤＳＩのゲートおよび端子４０ｆ［接続されている。

制御回路４０ａは端子４０ｆ（ゲートＧＤＳ１のゲート）の電圧をＧＤＳｌの７ ノード（端子４０ｇ）の電圧に選択的にセットするかまたは端子４０ｆの電位が 電気的に浮いた状態となることを許容するよう作られている。Ｄ５およびＧＤＳ Ｉを順方向ノ〈イアスするのに十分な大きさの正の電圧が端子４０ｄと端子４０ ｅの間に加えられているものと仮定する。

端子４０ｆの電位が電気的に浮いて℃・るものとすると、ＧＤＳｌはオンであり 、端子４０ｄと４０ｅの間は導通する。

フォトダイオードＤ４は光が入射している場合には電池として作用する。この場 合該フォトダイオードＤ４は端子４０ｃ（ＧＤＳ２のゲート）の電圧を端子４０ ｄの電圧より約＋０．７ボルト高い電圧にセットする。これによりＧＤＳ２はオ フ状態にセットされ、端子４０ｆはＧＤＳ２の７ノード・カソードの高インピー ダンスによって端子４０ｄから絶縁さ８ れる。このようにしてＧＤＳＩの端子４０ｆの電位は電気的に浮いた状態となる 。これによりＧＤＳＩはオン状態にセットされ、端子４０ｄと４０ｅの間′が導 通する。

Ｄ４に光が入射していないとき、Ｄ４の抵抗は大であるのでＤ４は端子４０ｄと ４０ｃを絶縁する作用をする。ＧＤＳ２のゲート（端子４０Ｃ）の電位は電気的 に浮いており、それによってＧＤＳ２はオン状態にセットされる。端子４０ｄＫ 加えられる正の電圧はこのようにしてＧＤＳ２の比較的低いオン・インピーダン スを通して端子４０ｆＫ加えられる。

従って、端子４０ｆは端子４０ｄの電圧より１ダイオードの電圧降下分（ＧＤＳ ２の７ノードとカソードの両端の電圧）だけ低い電圧となる。ＧＤＳＩのアノー ド（端子４０ｇ）の電位は同様にして端子４０ｄより１ダイオード電圧（Ｄ５の 両端の電圧）だけ低い値となる。ＧＤＳＩの７ノードおよびゲート端子は同一電 位であるので、ＧＤＳＩはオフ状態に切換えられる。これによりオフに切換えら れたＧＤＳＩの比較的高いインピーダンスにより端子４０ｄと４０ｅは分離され た状態に留まる。

第４図を参照すると、（大きな一点鎖線の矩形で囲って示された）制御回路４０ ａＯが示されている。

該回路はアノード、カソードおよびゲート端子な夫々有する高電圧・大電流スイ ッチに接続されている。

制御回路４０ａＯは第３図の制御回路４０ａと極めて類似しており、類似または 同一の構成素子および端子には第３図の相応する構成素子および端子の引用数字 の最後Ｋ「０」を付したものを使用している。

制御回路４０ａＯと４０ａの基本的な差異は前者がダイオードＤ６、キャパシタ 回路手段Ｃ２（典型例ではキャパシタと呼ばれる）と電流制限回路ＣＬ４を含ん でいることでろる。Ｄ６のアノードはＤ４０の７ノード、Ｃ２の第１の端子およ び端子４０ｂＫ接続されている。Ｄ６のカソードは端子４０ｃＯおよびＧＤＳ２ ０のゲート端子に接続されている。Ｃ２の第２の端子は端子４０ｆＯおよびＣｌ ３に接続されている。Ｃｌ３はまたＧＤＳＩＯのカソードおよび端子４０ｅＯＫ 接続されている。

Ｄ６が無いと、逆電流が端子４０ｅＯからＧＤＳＩＯおよびＧＤＳ２０のカソー ド・ゲート端子およびＤ４０を通して端子４０ｄＯＫ流れる。Ｄ６はこの電気的 な通路を阻止し、ＧＤＳＩＯと制御回路４０ａＯの組合せにより端子４０ｄＯか ら４０ｅＯへの、または４０ｅＯから４０ｄＯへの電流の流れを阻止する。

Ｃｌ３は典型例ではＧＤＳ２０がオフ状態のときに存在するＧＤＳ２０を通って 流れる小さな電流をブリード・オフするピンチ抵抗である。Ｄ４０に光が入射す ると、ＧＤＳ２０はオフ状態となる。ＧＤＳ２０のアノードとカソードの間を流 れる低レベルの電流は端子４０ｆＯの電圧を増大させＧＤＳＩＯをオフ状態に保 持する。Ｃｌ３は端子４０ｆＯの電圧を下げ、それによってＧＤＳＩＯはＤ４０ Ｖｃ光が入射したときオン状態に切換わる。

Ｃ２は端子４０ｄＯＫ現われる電圧変動に対する感度を減少させるのに使用され る。端子４０ｄＯに加えられる正に向う電圧パルスはＤ４０の寄生容量（図示せ ず）およびＤ６とその寄生容量（図示せず）を通して伝送される。これによりＧ ＤＳ２０のゲート（端子４０ｃＯ）の電圧は増大し、ＧＤＳ２０はオフとなり、 Ｄ４０に光が当っていないためオフでろる場合でさえもＧＤＳＩＯをオンとして 電流を流す。

Ｃ２は電圧変動の大きさを制限し、結果として生じる電流の流れを比較的迅速に 消散させる作用素する。

ＧＤＳ２０のゲート・カソード接合の寄生容量（図示せず）はＣ２と同じ効果を 生じさせるためＤ４の寄生容量に比べて増大させることが出来る。あるいは、同 じ効果を生じさせるため、Ｄ４０の寄生容量をＧＤＳ２０のゲート・カソード接 合の寄生容ｉｖｃ比べて減少させてもよい。いずれの場合でもＣ２は除去可能で おる。

ＧＤＳＩＯと制御回路４０ａＯの組合せは光信号によって制御される単方向性リ レーとして機能する。

このような構成の回路を２つを接続することが出来る。即ち第１の回路の端子４ ０ｄｏ、４０ｅＯおよび４０ｆＯが第２の回路の端子４０ｅ０，４０ｄＯおよび ４０ｆＯＶＣ夫々接続される。これにより光信号により制御される双方向性リレ ーが得られる。

本発明は図示した以外のゲーテッド・ダイオード１９８０年６月２６日のＰＣＴ 出願で述べられているゲーテッド・ダイオード・スイッチの実施例と関連して使 用することが出来る。

ＦＩＧ、　／ ｍど ＦＩＧ、３ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １　そのバルクが一方の型の電導性を有し、かつ主表面を有する半導体ボディ（ １６）と；前記一方の型の電導性を有する局限された第１の領域（１８）と；反 対の型の電導性を有する局限された第２の領域（２４）を有し；該第１および第 ２の領域は半導体ホデイのバルクと比べて比較的低（・抵抗率を有し、半導体ボ ディのバルクの１部分によって分離されており；第１および第２の領域の各々は 主表面の部分を形成する１部分とそこに接続された別個の電極を有し；半導体ボ ディと接触し、そこに接続された別個の電極を有する反対の型の電導性を有する 第３の領域を有し；構体は第１および第２の領域の間の電流を選択的に流すかま たは第１および第２の領域の間の前記電流を実質的に中断（カット・オフ）する よう前記電流のほとんどの部分を第３の領域中に向けるよう作られており；前記 第３の領域は半導体ボディのバルクｙ′）１部分によって第１および第２の領域 から分離されているスイッチング会デバイスにおいて；半導体ボディのバルク部 分の特性は、第１および第３の領域がほぼ同じ電位に保持されているとき、第１ および第２の領域の間の電流は実質的に禁止、即ち中断され、第３の領域の電位 が浮いて３ いるかまたは第１の領域よりも低い場合には第１および第２の領域の間に十分な 電流が流れることを特徴とするスイッチング・デバイス。 ２、請求の範囲第１項記載のデバイスにおいて、更に 半導体ボディのバルク部分は２　Ｘ　１０”〜２×１０１３不純物／　ＣＩｒＬ ”の不純物濃度を有することを特徴とするデバイス。 ３、請求の範囲第１項記載のデバイスにおいて、更に 抵抗路（Ｒ１）は第１および第２の領域を相互接続することを特徴とするデバイ ス。 ４、請求の範囲第３項記載のデバイスにおいて、更抵抗路（Ｒ１）は４０キロオ ーム〜４メグオームの抵抗を有することを特徴とするデバイス。 ５、請求の範囲第４項記載のデバイスにおいて、更前記抵抗路は０．１マイクロ アンペア〜１０マイクロアンペアのピンチ・オフ電流を有するバルク部分の表面 にイオン打込みされた抵抗路であることを特徴とするデバイス。 ６、請求の範囲第１項記載のデバイスにおいて、更に ゲーテッド・ダイオード・スイッチ（ＧＤＳ２）の出力端子（４０ｆ）は第３の 領域（２０）Ｋ接続されており、ブランチ回路（４０ｂ）はゲーテッド・ダイオ ード・スイッチの導通な制御することを特徴とするデバイス。 ７゜　請求の範囲第６項記載のデバイスにおいて、更に ゲーテッド・ダイオード・スイッチの第１の出力端子（４０ｇ）ＶＣ接続された 第１の端子と、スイッチング・デバイスの第１の出力端子に接続された第２の端 子を有する第１のダイオード（Ｄ５）Ｋよって特徴づけられるデバイス。 ８、請求の範囲第７項記載のデバイスにおいて、更に ブランチ回路はゲーテッド・ダイオード・スイッチの制御端子に接続された第１ の端子と、スイッチング・デバイスの出力端子および第１のダイオード（Ｄ５） の端子に接続された第２の端子を有するフォトダイオードでらる第２のダイオー ドＤ４より成ることを特徴とするデバイス。 ９、請求の範囲第８項記載のデバイスにおいて、更に 第３のダイオードＤ６は第２のダイオード（Ｄ４０）の７ノード端子に接続され た７ノード端子と、ゲーテッド・ダイオード・スイッチ（ＧＤＳ２０）の制御端 子に接続されたカソード端子を有することを特徴とするデバイス。