JPS58500339A - 多重フォ−マット・デ−タ・ディスプレィ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多重フォーマット・データ・ディスプレイ装置本発明はデータ・ディスプレイ装 置に関するものであり、特に種々のフォーマットでデータをディスプレイするシ ステムに関するものである。本発明は特に電気エネルギーの計量に関するデータ のディスプレイに対して有用である。

従来の多重フォーマット・ディスプレイとしては、選択されたデータを選択可能 なフォーマットでディスプレイするための陰極線管を備えたもの、要求されたデ ータを選択可能なフォーマットでディスプレイすることができるハード・コピー ・プリンタ、特定の応用のために開発された注文生産のディスプレイ等がある。

従来のこれらの多重フォーマット・ディスプレイは通常、複雑であり、高価であ る。

このため、樟々のフォーマットでデータをディスプレイすることができ、できれ ばディスプレイ時間を種々の長さにできる安価なディスプレイが要求されている 。更に、種々のフォーマットのデータを受け入れて、このデータを所望のディス プレイ・フォーマットに作り換えることのできるディスプレイも要求されている 。本発明は上記の要求にこたえることができ、安価な可変フォーマットのディス プレイを提供するものである。

本発明を寅施した場合に得られる多重フォーマット・データ・ディスプレイ装置 は、各データ・ワード内に予め定められた直列データ・くット・パターンより成 る同期コード部と可変長のメツセージ部とが含まれているようなデータ・ワード を一連の非同期ディジタル・データ・ビットの形式で受け入れるための手段と、 メツセージの長さを表示づるセグメント、フォーマット・コード・セグメントな らびに可変長データ・セグメントを含む該メツセージ部の個別セグメントを別々 に記憶するための手段と、予め定められた該１６）期コード・パターンを識別す るための手段と、予め定められた該同期コード・パターンの識別後に該メツセー ジ部を記憶するための第１のレジスタ手段と、該記憶されたメツセージ部のフォ ーζノット・コード・セグメントを復号するための手段とを含み、更に、第１の 予め定められたフォーマット・コードを有する記憶されたメツセージ部のデータ ・セグメントの中に入っている予め選定された定数を記憶するための第２のレジ スタ手段と、ディスプレイすべきデータを記４ａ″ｇるための第３のレジスタ手 段と、該第１のフォーマット・コードと異なっている別の予め定められたフォー マット・コードを有している記憶されたメツセージ部のデータ・セグメント内の データをフォーマット化するための手段とを設け、該データ・フォーマットが他 方のフォーマット・コードの値により決定されてあり、更に、フォーマット化し た該データを該第３のレジスタ手段内に転送するための手段、ならびに該第３の レジスタ手段に記憶されているフォーマット化後のデータをディスプレイするた めの手段を設（）たことを特徴としている。

付属の図面は次の通りである。

第１図は本発明による多重フォーマット・ディスプレイ装置の好ましい実施例の 概要図である。

第２図は本発明の多重フォーマット・ディスプレイ装置によって処理されるデー タ・ワードのエレメントの好ましい配置図を示す。

第３図はディスプレイ制御器１２９ランダム・アクセス・メモリーの中の記憶レ ジスタの好ましい配置図を示す。

第４図は第１図のディスプレイ装置１０の機能概要図である。

第１図には、本発明の多重フォーマット・ディスプレイ装置の好ましい実施例の 概要図を示してあり、全体を１０で表わしている。ディスプレイＨＩｉ１０には ディスプレイ・プロセッサ／制御器１２およびディスプレイ機器１４が含まれて いる。実施例においては、゛ディスプレイφプロセッサ／制御器１２はテキサス ・インスツルメント社の７Ｍ８１０７０マイクロコンピユータである。ディスプ レイ機器１４としては、フタバの型番９−８Ｔ−６８の９デイジツト真空螢光デ イスプレイが好ましい。

ディスプレイ・プロセッサ／制御器１２の出力ＯＯ乃至０７は、ディスプレイ制 御バス１６の中の８本の電気導線によりそれぞれディスプレイ機器１４のセグメ ント制御人力Δ乃至Ｈに電気的に接続されている。プロセッサ／制御器１２の出 力ＲＯ乃至Ｒ８は、ディスプレイ制御バス１６の９本の電気導線によりそれぞれ ディスプレイ機器１４のディジット制御人力ＲＯ乃至Ｒ８に電気的に接続されて いる。直列非同期のデータはディスプレイ／制御器１２の入力端子に４を介して 受信される。クロック信号は入力端子に８を介して受信される。レディ信号ＲＤ Ｙがディスプレイ・プロセッサ／制御器１２の出力端子Ｒ９から送出される。好 ましい実施例では、ディスプレイ・プロセッサ／制御器１２への電力は電子スイ ッチ６２に至る接続線１８に印加される信号により遠隔制御される。電子スイッ チ６２は電源入力端子２０からの電力の印加を選択的に制御する。

すべてのデータおよび制御信号は、ディスプレイ・プロセッサ／制御器１２のに ４およびに８人力に接続されている３線直列リンク２２を介して与えられる。

好ましいデータ伝送方式では、誤まったデータを受信した場合のエラー・チェッ クを行なっている。第２図にデータ・ワード２４の好ましい実施例を示しである 。データ・ワードにはメツセージ２６が含まれており、その前に同期コードが付 されている。この間期］−ドは２８に示すように５個のＯの後に１個の１を付け たものでできている。メツセージ２６には１２個までのニブルすなわちワードが 含まれ、各ニブルは４ビツトのデータの後に１個の１を付けたものである。ディ スプレイ制御器１２は各ニブルについて４個のデータ・ビットの後に１があるか チェックし、これを受信していな番プれば同期コードを探し始める。

各ニブルの位置の中で、最下位のビット位置を文字ＬＳＢで表わし、Ｉｆ（ｆｆ のビット位置を文字ＭＳＢで表わしである。また、メツセージのデータ・セクシ ョンの中で、最下位ディジットに相当するニブルを文字ＬＳＤで表わし、最上位 ディジットに相当するニブルを文字ＭＳＤで表わしである。

メツセージの最初のニブル３０には、メツセージ内のニブル数から１を差引いた ものを表わすデータが入っている。

次のニブル３２にはフォーマット・コードが入っており、これは受信データをど う処理しなければならないかを制御器１２に知らせる。このフォーマット・コー ドのニブルには４個のデータ・ビットがあるので１６種のフォーマット・コード が可能であるが、そのうち１２のフォーマット・コードが使用されている。好ま しい実施例のフォーマット・コードは次の通りである。

フォーマット・コード　ディスプレイの型Ｏ定数のロード １　ディスプレイＫＨ＊ ２　ブランク・ディスプレイ ３　メツセージ ４　２進化１０進法のデータ ５　メーターのＩＤ（ｇＳ別）番号 ６　時　間 ７　キロワット時 ８　日　付 ９　キロワット篤′要 １０　キロワット需要 １１　使用していない １２　使用していない １３　使用していない １４　使用していない １５　２進法のデータ ＊　ＫＨは特定のメーターにＩｇる較正定数である。その意味については後述づ る。

すべての使用していないフォーマット・コードについては、制御器１２が通信リ ングでデータ入力要求を行なう。

これについては後で詳述する。

次に第３図には、制御器１２のランダム・アクセス・メモリーの中の記憶レジス タのマツプを示しである。ランダム・アクセス・メモリーの容量は好ましくは６ ４ワードであり、これを４個のファイルに編制している。各ファイルには４ビツ トのワードが１６ワード入っている。制御器１２のＹレジスタは１つのファイル 内の１６ワードのうちの１ワードを選択し、×レジスタは４個の１６ワード・フ ァイルのうちの１フアイルを選択する。説明を明瞭かつ理解し易くするため、第 ３図ではメモリー・マツプを行列形式で表わしてあり、ファイルをＸの番号を付 した列とし、ワードをＹの番号を付した行として表わしである。以後、ワードを ニブルと呼ぶことにする。第３図のメモリー・マツプには、２進法から２進化１ ０進法への変換ならびに２進化１０進沫の乗算を除くＪべての処理に使用するメ モリー・ロケーションを示しである。２進法から２進化１０進法への変換ならび に２進化１０進法への東粋に対応づるメモリー・マツプは非常に類似したもので あり、別個に図示することはしていない。

個々のメモリー・ファイルＸＯ，Ｘ１．Ｘ２．Ｘ３ならびにこれらのファイルの 一部分を以下の説明でときにレジスタと呼んでいる。たとえばファイルｘＯ内で 、ニブル位ＩＹＯはニブル計数レジスタ３１を構成してメツセージの長さを示し 、ニブル位１ｉ［Ｙｌはフォーマット・コード・レジスタ３３を構成し、ニブル Ｙ２乃至Ｙ１１は入力スクラッチ・レジスタ（一時的なレジスタ）３４を構成し て一時的にデータを記憶する。ファイル×１では、ニブルＹＯ乃至Ｙ８はディス プレイ・メモリー・レジスタ３６を構成している。ファイルｘ３では、ニブルＹ Ｏ乃至Ｙ５がＫＨレジスタ３８を構成し、ニブル１１がディスプレイ時間レジス タ３９を構成している。

第４図はディスプレイ装ＪＩＩＯの機能概要図であり、第３図で示したファイル およびレジスタのあるものを分頗して示しである。

第２図に示したデータ・ワードの同期コード２８をシステムが識別してからでな ければ、データ・ワードの受信ならびに処理を？ｊなうことができない。第４図 に示すように、接続線に４で入ってくるデータは零計数レジスタ４０に与えられ る零計数レジスタ４０は入力接続線に４から５個以上連続してＯが入ってきたこ とを検出すると、アンド・ゲート４４（こ至る接続線４２に出カイＬ死を出Ｊｏ アンド・ゲート４４のもう１つの入力は接続線４６を介してに４人力から直接与 えられる。したがって、次に続いてくるへカが２進の１で、５個の０の後に１個 の１が付くという同期コードの必要条件を満足すると、アンド・ゲート４４が作 動され、フリップ・フロップ４８がセットされる。それからフリップ・フロップ ４８は接続線５ｏを通してゲート５２を作動するように働き、ゲート５２はデー タ・ワードがファイルＸＯに記憶されることを許す。前に第３図で説明したよう にファイルＸＯには、フォーマット・コード・レジスタ３３、ニブル計数レジス タ３１、ならびにスクラッチ・レジスタ３４が含まれている。

今述べた同期コード識別回路は、データ・パルス信号を受信したときはいつでも それを処理するように動作する。

信号のタイミングは非同期でもよい（本装置内のクロックと同期していなくても よい）。しかし同期コードのタイミ゛ングは本装置の動作タイミングをきめて、 データのタイミングに同期してそのデータの受信、処理を行なわせる。説明を簡 単にするため、クロック機能の訂細は図示も説明もしていない。！Ｆ要な原理は 、同期］−ドを識別したときはく非同期の）入力信号に同期してデータ・ワード を受信し、ファイルＸＯ内に記憶するということである。

次に、フｔ−マット・コード・レジスタ３３に記憶されたフォーマット・コード がデコード回路５４で復号され、可能な１６のフォーマット・コードの中のどの フォーマット・コードが存在しているかが判定される。代通は最初に出てくるフ ォーマット・コードが゛Ｏパであることが望ましい。これはファイル・レジスタ ＸＯからファイル・レジスタ×３にディスプレイに関する定数をロードするよう に命する。第３図に示したファイル×３が第４図にも示しである。フォーマット ・コードＯがフォーマット・デコード回路５４により識別されると、作動信号が 接続線５６に与えられ、ファイルＸ３はファイルｘＯからの定数を受信すること が可能になる。定数の中で、ＫＨ係数はＫＨレジスタ３８に記憶され、メーター 識別番号は識別番号レジスタ４１に記憶され、ディスプレイ時間がディスプレイ 時間レジスタ３９に配憶され、システムの動作に必要な他のフラグや定数も記憶 される。

フォーマット・デコード論理を使って定数がファイル×３へ転送されるが、この 転送の結宋直ちにデータが実際にディスプレイされる訳ではない。

レジスタ３８に記憶されたＩＫＩ−１は各ワット時メーターに制御る定数である 。各メーターについて、各パルス出力は電力計量システムを介して伝送される予 め定められたエネルギー量を表わしている。定数１＜ｈは特定のメーターに対す るこの予め定められた量を表わす。ＫＨはディスプレイしなりればならない数多 の１つである。ＫＨはまた、パルス計数値に乗算して正しいエネルギーの読み取 り値を得るための係数でもある。

ディスプレイづべき諸数妃は最終的にディスプレイ・メモリー３６に記憶される 。ディスプレイ・メモリー３６は第３図【口承したファイル×１の一部であり、 第４図にも再び示しである。次にディスプレイ・メモリー３６に記憶された諸数 量は接続バス１６を介してディスプレイ機器１４に与えられる前に、コード・コ ンバータ５８によって７セグメントのディスプレイ・］−ドに変換しなければな らない。

ディスプレイリベキ諸数罷はフォーマット制御回路６０によってディスプレイ・ メモリー・レジスタ３６に転送される。フォーマット制御回路６０は普通、６１ で示した接続線を介してスクラッチ・レジスタ３４がらのデータを受信し、必要 ならこのデータを変更してから、ディスプレイ・メモリー３６に送る。フォーマ ット制御回路６０は、制御接続線６２＠を通してフォーマット・デコード回路５ ４からの適切な信号に応動して動作（ることができる。

エネルギー測定の場合には、フォーマツ１へ制御回路６０はワット時メーターか らの、パルス計数値をスクラッチ・レジスタ３４を通して受ａする。このパルス 計数価に、６４で示される接続線を介してＫ）−ルジスタ３８から得ることので きる係数Ｋ　）−１を乗算しなければならない。したがってこの場合には、フォ ーマット制御回路は乗算器として働き、乗算結果の積をディスプレイ・メモリー ３６に与える。

他の場合には、他のフォーマット変更がフォーマット制御回路６０から要求され る。たとえば、フォーマット・］−ドが４″のときは、２進絃のデータを２進化 １０進法に変換する必要がある。

各数艶をディスプレイする晴間の長さはファイル×３の時間レジスタ３９に記憶 される定数の１つとして指定することができる。このディスプレイ時間の指定は ディスプレイ時間制御回路７０に与えられる。このディスプレイ時間制御回路７ ０は７２に示すように接続されて、ディスプレイ１４のディスプレイ動作時間を 制御する。

第４図の記憶ファイルおよび記憶レジスタ以外の部品は本質的に概要を示しただ けで、確実な動作を行なうために付加的な論理ゲートとタイミング・ゲートなら びにタイミング信号が必要になることがある。また、論理機能を論理プログラム の制御下で動作するディスプレイ・プロセッサ内の一般的な論理回路に実行させ てもよい。この論理回路では異なる動作を、プログラムされたシーケンスで動作 する同一の部品群によって行なわせることができる。

Claims (1)

【特許請求の範囲】
1. １．各データ・ワード内に予め定められた直列データ・ビット・パターンより成 る同期コード部と可変長のメツセージ部とが含まれているようなデータ・ワード を一連の非同期ディジタル・データ・ビットの形式で受け入れるためト、フォー マット・コード・セグメントならびに可変長さデータ・セグメントを含む該メツ セージ部の個別セグメントを別々に記憶するための手段（ＸＯ）、予め定められ た該同期コード・パターンを識別するための手段（４０，４４，４８）、 予め定められた該同期コード・パターンの識別後、該メ該記憶されたメツセージ 部のフォーマット・コード・セグメントを復号するための手段〈５４）を含む多 重フォーマット・データ・ディスプレイ装置において、第１の予め定められたフ ォーマット・コードを有する記憶されたメツセージ部のデータ・セグメントの中 に入っている予め選定された定数群を記憶するための第２のレジスタ手段（Ｘ３ ）、 ディスプレイすべきデータを記憶するための第３のレジスタ手段（３６）、 該第１のフＡ−マット・コードと異なっており他方のフォーマット・コードの値 でデータのフォーマットが決定されるような別の予め定められたフォーマット・ コードを有している記憶されたメツセージ部のデータ・セグメント内のデータを フォーマット化するための手段（６０）、フォーマット化した該データを該第３ のレジスタ手段内に転送するための手段（６０）、ならびに該第３のレジスタ手 段に記憶されているフォーマット化後のデータをディスプレイするための」段（ １４）を設けたことを性徴とする多１重フォーマット・データ・ディスプレイ装 置。 化するための該手段（６０）が、受信したメツセージ部のデータ・セグメントに 含まれているデータに、予め選定された記憶されている定数を乗評するための手 段を含んでいる多重フォーマット・データ・ディスプレイ装置。 ３、請求の範囲第１項または第２項において、フォーマット化後のデータをディ スプレイするための該手段が９デイジツト、７セグメントのディスプレイ（１４ ）を含んでいる多重フォーマット・データ・ディスプレイ装置。 ４、請求の範囲第１項または第２項に６いて、データをフォーマット化するため の該手段（６０）が、受信したメツセージ部のデータ・セグメント内の２進法の データを２進化１０進法のデータに変換するための手段を含んでいる多重フォー マット・データ・ディスプレイ装置。 ５、請求の範囲第１項または第２項において、該ディスプレイ手段（１４）を制 御して、記憶された該定数群の１フォーマット化データをディスプレイさせるた めの手段（７０）が設けられている多重フォーマット・データ・ディスプレイＶ ｔ置。