JPS584966B2

JPS584966B2 - 表示装置

Info

Publication number: JPS584966B2
Application number: JP9827377A
Authority: JP
Inventors: 小島一夫; 新妻正行
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1977-08-18
Filing date: 1977-08-18
Publication date: 1983-01-28
Also published as: JPS5433054A

Description

【発明の詳細な説明】この発明は、プラズマ表示器を用いて複数のアナログ入
力信号の大きさを夫々棒グラフ的に表示する表示装置に
関する。

この種の表示装置に使用するプラズマ表示器は、アノー
ドとカソードとを放電ガス中に密封し、両電極間に電圧
を加えればその間に放電を起してカソードが点灯するこ
とを利用するもので、表示器のフロントガラス内面に形
成した透明導電膜のアノードに対して表示器のバックシ
ート面に多数のカソードを表示目盛相当位置に対向配列
し、アノードにはアナログ信号レベルに比例した時間幅
のパルス電圧を加え、カソード群には最下位のカソード
から最上位のカソードまで時分割的にローレベル（低い
電圧）を加えることによって点灯するカソードの数をア
ノード信号の時間幅に比例させ、アナログ入力信号の大
きさを棒グラフ的に表示するものである。

このようなプラズマ表示器で複数のアナログ入力信号の
大きさを夫々棒グラフ的に表示する従来装置を第１図に
２人力の場合で示す。

２つのアナログ入力信号Ｅ１．Ｅ２は夫々コンパレータ
ＣＯＭ、。

Ｃ０Ｍ２の比較入力にし、ランプ電圧発生器Ｒの基準の
ランプ電圧との比較をする。

この比較により入力信号Ｅ１．Ｅ２の大きさに夫々比例
した幅のパルスを得、その時間だけアノードドライバＤ
Ａ１゜ＤＡ２を夫々通してプラズマ表示器ＤＰのアノー
ド電圧を高くする。

一方、クロック発生器ＣＬＫからのクロックを入力とす
る変換器Ｆはプラズマ表示器ＤＰのカソードの数に応じ
てＮ相のクロック信号を得、この信号をカソードドライ
バＤＫを通してカソードを時分割的に駆動する。

これにより、アナログ入力信号Ｅ１．Ｅ２の大きさを夫
々棒グラフ的に表示させる。

なお、プラズマ表示器ＤＰはアノードとそのカソード群
とからなるプラズマ表水体を並記列し、カソードを共通
に駆動する。

また、カウンタＣはクロックをカソードの数だけ計数す
ることで所定時間毎にスイッチ回路ＳＷをトリガし、ス
イッチ回路ＳＷはそのパルス出力でラング電圧発生器を
所定時間毎に駆動する。

従来の他の駆動回路とじては、アナログ入力信号の大き
さに比例する時間幅のクロックパルスを発生させ、その
クロックパルスでプラズマ表示器のアノード信号及びカ
ソード信号を作り、プラズマ表示器で表示させるものも
ある。

しかし、従来の何れの方法もアナログ入力信号とランプ
電圧を夫々コンパレータで比較することで入力信号に比
例した時間幅のパルスを得るため両アナログ入力信号の
相対量を問題にする場合（これは表示体を並記列して表
示する目的からして画表示が互いに関連することが多く
、頻繁に起りうる問題である）、両コンパレータＣ０Ｍ
１゜Ｃ０Ｍ２のドリフト量の差及びその極性を一致しな
いときに表示誤差として表わされる。

また、アナログ入力信号とランプ電圧との比較であるか
らランプ電圧発生器に備える積分用コンデンサの容量変
化によるランプ電圧のランプ角の変化、またクロック周
波数の変動がアノード電圧幅に表われないのに対してカ
ソードのドライブ周期に表われることなどが誤差の要因
となり、入力の大きさを精度良く指示することができな
かった。

この発明の目的は、複数のアナログ入力信号を夫々棒グ
ラフ的に表示するにおいて、各指示値間の相対誤差発生
を無くすことができる表示装置を提供するにある。

この発明においては、複数のアナログ入力信号をマルチ
プレクサで順次選択して１つのアナログ−デジタル変換
器の変換入力とし、その変換出力をレジスタに夫々記憶
しておき、各レジスタの出力からアナログ入力信号に比
例した時間幅のパルス出力を夫々得るようにしたもので
ある。

第２図はこの発明の一実施例を示し、第１図と同じもの
あるいは同等の機能を有するものは同一符号で示す。

アナログ入力信号Ｅ１．Ｅ２はマルチプレクサＭの入力
とし、マルチプレクサＭにより交互に選択してアナログ
−デジタル変換器ＡＤの変換入力にする。

アナログ−デジタル変換器ＡＤは交互に与えられるアナ
ログ人力信号Ｅ１．Ｅ２を夫々比例するデジタル値に変
換してレジスタＲ１またはＲ２に記憶させる。

コントローラＣＯＮはアナログ−デジタル変換器ＡＤか
ら送出される変換動作終了の信号ＢＵＳＹを受げる毎に
マルチプレクサＭの選択状態の切換制御をし、これと同
期してレジスタＲ１，Ｒ２のデジタル値記憶が交互にな
る制御をする。

すなわち、アナログ入力信号Ｅ１を変換したデジタル値
はレジスタＲ１に記憶させ、入力信号Ｅ２を変換したデ
ジタル値はレジスタＲ２に記憶させる。

プログラムカウンタＰ１．Ｐ２はレジスタＲ１，Ｒ２の
内容をプログラム値とし、クロック発生器ＣＬＫからの
クロックをプログラム値だけ計数する時間、論理信号“
１”出力になる。

リセット用カウンタＣＲはアナログ−デジタル変換器Ａ
Ｄからの変換動作終了信号ＢＵＳＹでクロックの計数を
開始し、プラズマ表示器ＤＰのカソード数に一致する計
数毎にプログラムカウンタＰ１．Ｐ２を一括してリセッ
トする。

さて、アナログ−デジタル変換器ＡＤとして２重積分型
変換器を使用する場合の動作を第３図のタイムチャート
を参照して説明する。

まず、アナログ入力信号Ｅ１が選択されてアナログ−デ
ジタル変換器ＡＤに入ると、その大きさに応じたデジタ
ル値に変換される。

ここで、アナログ−デジタル変換器ＡＤは２重積分型で
あるから、アナログ入力信号Ｅ１を積分器により一定時
間ＴＭ積分し、積分器出力を入力信号Ｅ１の大きさに比
例させ、その時点から入力信号Ｅ１とは逆極性の基準信
号を積分入力とし、積分出力が初期値に達したときに積
分を停止する。

従って、積分器出力は第３図Ｉに示す如（変化し、基準
信号の積分時間ＴＸ（この場合は最初の積分時間ＴＸＩ
Ａ）がアナログ入力信号Ｅ１の大きさに比例する。

そして、積分時間ＴＸ（この場合時間ＴＸＩＡ）の間、
２重積分型アナログーデジタル変換器ＡＤに内蔵された
図示されていないカウンタにクロックを計数させること
で該カウンタの内容を入力信号Ｅ１の大きさに比例した
デジタル値として得る。

同様に入力信号Ｅ２に対しても入力信号Ｅ１の変換終了
後に変換動作をする。

この場合の積分時間ＴＸは積分時間ＴＸ２で示されてい
る。

アナログ−デジタル変換器ＡＤは、アナログ入力信号Ｅ
１のデジタル変換を終了すると、終了信号ＢＵＳＹを出
し、コントローラＣＯＨによるレジスタＲ１への記憶、
マルチプレクサＭの選択制御をなさしめ、さらにリセッ
ト用カウンタＣＲのトリガを行なう。

同様に、入力信号Ｅ２のデジタル変換を終了するとその
デジタル値をレジスタＲ２に記憶させる。

レジスタＲ１，Ｒ２に記憶されたデジタル値は夫々プロ
グラムカウンタＰ１．Ｐ２のプログラム値となる。

プログラムカウンタＰ１．Ｐ２はリセット用カウンタＣ
Ｒからのリセットが加えられる毎にプログラム値までの
クロック計数を行ない、その計数動作中は論理信号“１
″出力を出す。

従って、プログラムカウンタＰ１．Ｐ２のパルス出力の
幅はアナログ入力信号Ｅ１．Ｅ２の大きさに比例したも
のになり、このパルス出力は夫々アノードドライバＤＡ
１ｊＤＡ２を通してプラズマ表示器ＤＰのアノードＡ
１．Ａ２に加えられる。

すなわち、第３図において、プログラムカウンタＰ１の
パルス出力のパルス幅ＰＩＡは積分時間ＴＸ１八つまり
この積分時における入力信号Ｅ１の大きさに比例し、時
間ｔａＯ間プラズマ表示器ＤＰの一方の表示器にて表示
され、一方パルス幅ＰＩＢは積分時間ＴＸ１Ｂつまりそ
の積分時の入力信号Ｅ１の大きさに比例し、時間ｔｂの
間同じ表示器にて表示される。

同様に、プログラムカウンタＰ２のパルス出力のパルス
幅Ｐ２Ａは積分時間ＴＸ２つまりその積分時の入力信号
Ｅ２の大きさに比例し、時間ｔｃの間プラズマ表示器Ｄ
Ｐの他方の表示器にて表示される。

なお、リセット用カウンタＣＲはプラズマ表示器ＤＰの
カソード数に相当するクロックの計数（フルスケール表
示に相当する時間）でプログラムカウンタＰ１．Ｐ２を
リセットするので、アナログ−デジタル変換器ＡＤの変
換動作中であってもアノードには繰返しパルス電圧が加
えられる。

一方、変換器Ｆ、カソードドライバＤＫは従来と同様に
カソードを時分割的に駆動する。

ここで、プラズマ表示器ＤＰのカンードドライバＤＫ出
力をに１．に２．に３とするのは、一般に使用されるセ
ルフスキャン型プラズマ表示器を使用するためである。

第４図はこのようなセルフスキャン型棒グラフ式プラズ
マ表示器ＤＰの一般的な構成を示すものである。

この表示器ＤＰにおいては、セラミック又はガラスから
成る基板１３１に矩形状の細い表示用カソード電極群１
３２が１次元的に並置されている。

これらに対向するように、前面ガラス１３３の内面に表
示用カソード電極群１３２を透視し得るようネサ膜など
を蒸着してアノード電極１３４を形成している。

基板１３１と前面ガラス１３３との間に適当な隙間をあ
げてそこを密封するため、両者の間に低融点ガラスなど
から成るスペーサ１３８を挿入し、その内部にネオンを
主体とした混合ガスを封入するものとする。

このようにして完成された棒グラフ式プラズマ表示器Ｄ
Ｐは、前面ガラス側のアノード電極１３４と基板側のカ
ソード電極群１３２との間で嘘極放電を行ない、カソー
ド電極を発光させる。

これらの表示用カソード電極群１３２は、１００本また
は２００本程度配設され、ここで説明する３駆動作に対
応して、第５図に示すように、３本の単位カソード電極
ごとに共通ラインに１．に２．に３に接続されている。

この表示用カソード電極群１３２を最下位カソード電極
ａ１から順にｂｏ。

ｃｌ、Ｒ２，ｂ２・・・・・・・・・と測定値に対応す
る位置まで発光させるには、表示用カソード電極群１３
２の共通ラインに１．に２．に３に時分割的にローレベ
ル（より低電位もしくはアース電位ＧＮＤ）電圧を繰返
し加えると共に、表示用カソード電極群１３２に対向す
るアノード電極１３４に、測定値に比例した時間幅だけ
バイレベル（高電位）電圧を加える。

このようにすると、放電特性からして全カソード電極が
一斎に放電することはな（、共通ラインに１がローレベ
ルになるとまず図示していないタネ火に最も近い表示カ
ソード電極ａ１のみが放電発光する。

次に共通ラインに１に代って共通ラインへがローレベル
になると表示カソード電極ａ１が消え、これに最も近い
表示カソード電極ｂ１が放電発光する。

以下同様にして表示カソード電極の放電発光はｂｌ−ｃ
ｌ−Ｒ２−ｂ２−ｃ２・・・・・・・・・と移動し、そ
れはアノード電極１３４がローレベルになるまで、即ち
測定値に対応する位置まで続（。

１つの表示カソード電極をローレベルにするパルス幅は
５０〜１００μｓであって、これをカソード電極に到る
ラインを１０〜２０ｍ５の周期でローレベルにして、繰
返し発光させることになるので、各瞬時には１つの表示
カソード電極しか放電発光していないが、人間の目には
＝連の表示カソード電極がすべて連続放電発光している
ように見えるのである。

このように棒グラフ式プラズマ表示器というのは、カソ
ード電極における放電開始はイオン源の量が多いほど、
又イオン源からの距離が近いほど早く、複数のカンード
電極があり、それらのイオン源からの距離がそれぞれ異
なる場合には、より近い方のカソード電極が先に放電を
行なうという特性を利用しているものであり、セルフス
キャン方式であることが特徴の１つである。

このようなセル７キヤン方式のプラズマ表示器ＤＰ自身
は、たとえば、雑誌“Ｅｌｅｃｔｒｏｎｉｃｓ“１９７
４年３月７日号、第８９頁〜第９３頁に掲載された論文
“Ｐｌａｓｍａ’３Ｐｒｏｇｒｅｓｓ：ｇａｓ −ｄ
ｉｓｃｈａｒｇｅｔｅｃｈｎｏｌｏｇｙｍｏｖｅｓ
１ｎｔｏａｎａｌｏｇｒｅａｌｍ“によって知ら
れている。

勿論、カソードを個々の端子に引出し、カソードの数に
一致する相数の出力で駆動されるプラズマ表示器でも良
い。

また、表示するアナログ入力信号数が３つ以上の場合、
レジスタ、プログラムカウンタ等を入力信号数に応じて
増すが、プラズマ表示器のカソード群は並記列するもそ
の引出し端子を増す必要もないし、カソードドライバ、
変換器Ｆも同じもので良い。

この発明によれば、複数のアナログ入力を夫々棒グラフ
表示するにおいても、１つのアナログ−デジタル変換器
ＡＤにより各アナログ入力信号をデジタル値に変換し、
さらにデジタル値を時間に変換している。

従って、複数のアナログ入力信号に対する表示誤差の度
合及び方向が一致し、各入力信号間の相対誤差が少な（
なる。

また、アナログ−デジタル変換器として２重積分型にす
ることで、積分器の積分用コンデンサの容量変化、クロ
ック発生器のクロック周波数の長期的変動は２重積分及
び積分時間ＴＭを変換器ＡＤ中の計数器で規定すること
で相殺され、高精度のプラズマ表示をできる。

また、時分割的に各アナログ入力信号をデジタル値に変
換しているにも拘らず、プラズマ表示器の駆動をそのフ
ルスケールに相当する時間で繰返しているため、多数の
アナログ入力信号を十分なサンプル時間を持って変換す
るも表示には何ら悪影響を与えることがない。

なお、第３図に示した実施例においては、アナログ−デ
ジタル変換器ＡＤの変換終了信号ＢＵＳＹによってリセ
ット用カウンタＣＲをトリガするようにしている。

このトリガば、上述のように、入力信号Ｅ１．Ｅ２の変
換終了時に行なわれるものであり、従ってそのトリガ時
点は入力信号Ｅ１．Ｅ２の大きさに左右される。

それゆえ、場合によっては、たとえば、第３図において
、プログラムカウンタＰ１がパルス出力を発信している
間に、積分時間ＴＸ２終了後アナログ入力信号Ｅ２の変
換終了信号ＢＵＳＹが発生されることもあり得る。

このような場合には、プログラムカウンタＰ１のパルス
出力は若干部れるが、しかしながら、たとえば時間ｔａ
の間にはプログラムカウンタＰ１がらは１３個のパルス
出力が発生され、その内１個のパルス出力がほんの短時
間乱れたとしても、上述の如（、人間の目の残像効果に
より、人間の目にはあたかもその乱れがないかのように
写る。

一方、プログラムカウンタＰ１．Ｐ２の乱が生じないよ
うにするために、リセット用カウンタＣＲをアナログ−
デジタル変換器ＡＤの変換終了信号ＢＵＳＹでトリガを
かけないようにすることもできる。

この場合には、その変換終了信号ＢＵＳＹとリセット用
カウンタＣＲとは無関係となる。

但し、このときは、変換終了信号ＢＵＳＹが発信された
後に初めて開始されるカウンタＣＲの第１回目の計数動
作時からレジスタＲ１，Ｒ２の記憶内容の読取りが行な
われるので、アナログ入力信号Ｅ１．Ｅ２の表示に若干
の時間遅れが生じる。

しかし、プラズマ表示は連続して行なわれているので、
そのような遅れは問題とならない。

つまり、その時間遅れの間にもプラズマ表示器では前回
の指示値を表示し続けているから、人間の目には連続し
た表示として写る。

従って、リセット用カウンタＣＲの機能は、このような
ことから、クロックを計数し、計数値がプラズマ表示器
ＤＰのカソード数に一致する毎にプログラムカウンタＰ
１．Ｐ２を一括してリセットできればよい。

【図面の簡単な説明】

第１図は従来の表示装置を示すブロック図、第２図はこ
の発明の一実施例を示すブロック図、第３図は第２図の
動作を説明するためのタイムチャート、第４図はセルフ
スキャン型棒グラフ式プラズ表示器の分解斜視図、第５
図はそのカソード群の配列および相互接続を示す図であ
る。Ｍ：マルチプレクサ、ＡＤ：アナログ−デジタル変換器
、Ｒ１，Ｒ２：レジスタ、Ｐｌ、Ｐ２ニブログラムカウ
ンタ、ＣＯＮ：コントローラ、ＣＲ：リセット用カウン
タ、ＣＬＫ：クロック発生器、ＤＡｌ、ＤＡ２ニアノー
ドドライバ、Ｆ：変換器、ＤＫ＝カソードドライバ、Ｄ
Ｐ：プラズマ表示器。

Claims

【特許請求の範囲】

１アノードに対して多数のカソードを表示目盛相当位
置に配列し、アノードにはアナログ入力信号に比例した
時間幅のパルス電圧を加え、カソード群には下位のカソ
ードから上位のカソードまでその点灯のための電圧を順
次印加することでアナログ入力信号の大きさを棒グラフ
的に表示できるプラズマ表示体を複数個配列したプラズ
マ表示器と、時分割的に与えられる複数のアナログ入力
信号を順次その大きさに比例したデジタル値に変換する
２重積分型アナログーデジタル変換器と、上記デジタル
値を夫々記憶する複数のレジスタと、これらレジスタが
記憶しているデジタル値を夫々プログラム値としクロッ
クの計数でそのプログラム値とじクロックの計数でその
プログラム値に比例しだ時間幅のパルス信号を得て上記
プラズマ表示器の各アノード信号にする複数のプログラ
ムカウンタと、前記クロックを計数し、計数値がプラズ
マ表示器のカソード数と一致する毎にその複数のプログ
ラムカウンタを一括してリセットするリセット用カウン
タと、前記クロックを多相のクロックに変換して前記プ
ラズマ表示器のカソードに順次加える変換器とを備えた
こと咋徴とする表示装置。